一种采用社团信息的链接预测方法

链接预测研究如何利用网络中已有的信息预测可能存在的关系链接,目前已成为数据挖掘领域的热点研究问题之一。社会网络中普遍存在社团（community）结构,社团对链接的形成有重要的影响,但在大多数链接预测方法中未得到深入研究。针对这一现象,本文提出一种新的链接预测方法,采用社团信息改进节点对样本的描述并在监督学习框架中学习和预测。在现实数据集FaceBook和ACF中的实验结果表明,加入社团信息的链接预测方法获得了更高的准确率。     

基于PXIE总线的高速CCD数字图像采集系统设计

为实现高速电容耦合器件（CCD）数字图像采集传榆,提出一种基于PXIE总线和CameraLink协议的高速图像采集系统设计方案。设计了CameraLink硬件接口电路,实现了视频数据信号的接口设计、控制信号的接12设计、串行通信信号接口设计;同时采用Xilinx公司的Virtex-5LX50T型FPGA作为PXIE传输控制器,并对IP核进行了开发,减少了外围电路设计难度。创新性地运用直接内存访问的工作方式对PXIE传输速度进行优化。实验结果表明,PXIE配置为8通道时,读取数据速率达到1504MB／s,写入速率达到了1490MB／s,可以满足高速CCD数据的传输要求。     

一种4k图像处理系统的设计

本文介绍一种基于现场可编程逻辑门阵列FPGA的4K图像处理系统。4K信号通过本系统的输入模块解码后,在FPGA内部可以对4K信号进行任意的处理,比如对图像进行缩小放大,去雾锐化,调节色度亮度等,以适应不同的显示要求。     

基于Camera Link接口的图像跟踪系统的设计与实现

为了提高图像跟踪对小目标的跟踪精度,采用高帧频和高分辨率的数字相机作为输入。系统采用以DSP和FPGA以及大容量缓存的硬件架构,通过FPGA的逻辑编程灵活调配系统的资源,将图像采集、图像预处理、图像跟踪、图像显示等功能合理分配至各个硬件单元。经实验验证,各个功能单元达到预期效果。这里介绍的基于Carema Link接口的图像跟踪系统,其显著特点在于图像处理能力强,跟踪精度高。     

TD-LTEF频段高速铁路覆盖场景性能分析

本文通过真实环境进行测试验证,可靠评估高铁覆盖场景下TD-LTEF频段的车厢穿透性能、接入成功率、切换成功率、上下行吞吐量等性能指标。     

战术数据链网络建模与仿真

网络性能的优劣直接关系到战术数据链系统作战效能的发挥,对数据链网络系统性能的仿真评估具有一定的现实意义。在OMNeT++上搭建Link-16网络仿真模型,利用MiXiM对数据链网络系统节点的功能进行分层实现,并详细分析了各节点的系统响应时延、端到端时延及丢包率对网络整体效能的影响,对进一步研究数据链网络具有一定的参考价值。     

Ad Hoc网络中OLSR路由协议的蠕虫防御

针对目前网络蠕虫防御系统的不足,传统路由协议又不能从根本上保证Ad Hoc网络的安全。通过剖析优化的链路状态路由协议(OLSR)中存在的蠕虫路径问题,在现有解决方案的基础上,提出一种有效的路径选择方案,保障了数据端到端传输的可靠性,从而增强了路由协议的安全性。     

基于FPGA的TigerSHARC DSP程序快速加载方法

Tiger SHARC DSP加载程序的传统方式是DSP上电后通过外部总线读取外部存储器中的程序数据,该方式加载程序速度慢,不能满足高速系统的使用要求。介绍了一种快速的DSP程序加载方法,采用FPGA读取外部存储器中的程序数据,并通过Tiger SHARC DSP的高速Link口对DSP加载程序。与传统方式相比,该方法可有效提高程序加载速度,缩短系统启动时间。     

Improving energy efficiency using a link adaptation algorithm dedicated for 100 Gbps wireless communication

This paper presents a link adaptation algorithm dedicated for 100 Gbps wireless transmission. Interleaved Reed-Solomon codes are selected as forward error correction (FEC) algorithms. The redundancy of the codes is selected according to the channel bit error rate (BER). The uncomplicated FEC scheme allows implementing a complete data link layer processor in an FPGA (field programmable gate array). In our case, we use the Virtex7 FPGA to validate the functionality of our implementation. The proposed FPGA-processor achieves 169 Gbps throughput. Moreover, the implementation is synthesized into 40 nm CMOS technology and the described link adaptation algorithm allows reducing consumed energy per bit to values below 1 pJ/bit at BER <1e−4. With higher BER, the energy increases up to ∼13 pJ/bit.     

Development and Testing of a New Computerized Link Analysis System

Link analysis (LA) is a popular ergonomic tool for studying and improving the layout of workspaces. It uses a data (event) recording method to input interactions of human behavior with their environment. The traditional “pen and paper'' method of LA is cumbersome, time consuming, and gives limited outputs. To address these limitations, the computerized link analysis (CLA) system was developed and tested in laboratory and real‐world environments. CLA offers an integrated task analysis tool, including traditional LA functions (layout, event recording) with more detail for operator activities, time‐motion functions, and multioperator data recording. As well as the conventional LA results (link diagrams and link tables), there are additional outputs for time‐event lists (start/end time, duration, chronology, additional notes, importance, and operator ID), and processed link diagrams with the link direction and frequency. © 2012 Wiley Periodicals, Inc.