基于返回地址变换的动态栈缓冲区溢出防御机制

根据Intel 80X86体系结构与栈缓冲区溢出的基本特点,从汇编语言程序的视角对缓冲区溢出攻击进行分类,分析了现有的动态防御机制所存在的优缺点,指出现有防御策略所存在的不足.提出一种基于返回地址变换的动态栈缓冲区溢出防御机制,理论分析和实验表明新机制能够极大概率对抗各种缓冲区溢出攻击.该机制能根据所部署系统的安全要求不同采用不同的方案,以满足不同的安全性和不同的效率要求.     

基于OpenMP 4.0的发动机燃烧模拟软件异构并行优化

LESAP是一个超燃冲压发动机燃烧数值模拟软件,可模拟发动机燃烧室内的燃烧化学反应与超声速流动,具有实际工程应用价值,其计算量巨大.面向通用CPU与Intel集成众核协处理器(many integrated core, MIC)构成的新型异构众核平台,使用新的OpenMP 4.0编程标准,实现了LESAP软件面向异构并行平台的移植,并采用SIMD向量化、数据传输优化、基于网格块划分的负载均衡等技术进行了性能优化.性能测试结果表明异构版本比纯CPU版本性能更佳.在天河二号超级计算机的1个结点(含2个12核的Intel Xeon E5-2692 CPU加3块Intel Xeon Phi 31S1P协处理器)上,对一个实际超燃发动机燃烧数值模拟问题,网格规模为532万单元时,每时间步的平均执行时间从原来纯CPU版的64.72s减少到21.06s,性能加速比达到约3.07.     

治理同步辐射装置电压波动的TSC设计方法

为了减少同步辐射装置负荷冲击特性引起的配电网电压波动,采用以交流过零型固体继电器为开关的晶闸管投切电容器(TSC)无功补偿装置对其进行无功补偿,在借助于M atlab的仿真工具simu link获得负荷侧无功电流幅值后,求得该网络实现无功补偿所需投切的电容量;然后,用以Intel 80C196KB单片机为核心的微机控制系统来控制TSC电容器的投切,最终达到实时补偿网络负载的无功功率的目的。     

最新X86处理器闲置能耗降低50倍

近日,英特尔公司(Intel)发布了其最新的英特尔凌动(Atom)处理器平台(原名"Moorestown").该处理器平台运用了英特尔公司的低功耗架构,晶体管与电路设计方面的优势以及独特的制造处理技术.     

上网本：针对PC产业的特洛伊木马？

之前总有朋友不断向我询问：SonyPSP和iPhone哪个更实用？而从去年年底开始,大家问题的选项里又多了一个：我应该买PSP、iPhone,还是上网本（Netbook）？消费者的广泛关注预示了上网本市场的巨大潜力,但这个实际上并不新奇的概念的重新出现,却让已经不太景气的PC业危机四伏,有人甚至形容上网本可能是IHPC产业的终结者。     

从PC到专业设备：操作系统谋求更大市场空间

Windows 7的正式发布备受瞩目,其对嵌入式和专用设备领域更广泛的支持使Windows进一步脱离单一传统桌面系统的概念,在各类设备的使用体验都很贴近用户和开发者的习惯。与此同时,英特尔（Intel）除了在硬件市场深化自身对嵌入式市场的支持,也在移动领域推动其基于Linux的Moblin操作系统,强化了对自身产品更有效的支持。     

超高频RFID读写器部分电路设计

本文以设计一种超高频射频读写器为目的,设计和实现了基于射频芯片Intel R1000和微控制器AT91SAM9263的读写器系统,增加了外部PA设计,从而大大提高了读写器的读写距离。     

嵌入式市场将成为Intel新的目标市场

嵌入式市场将成为Intel新的目标市场,这在最近Intel公司的一系列重大活动中都是重点突出的主题。《EDN China》记者近期采访了Intel公司嵌入式与通信事业部首席技术官兼高级工程师Pranav Mehta,他特别提到,Intel的首席执行官（CEO）欧德宁指出,以往公司关注的业务增长点主要是三个领域,分别是消费类电子产品市场、移动互联网设备市场和低成本PC市场,这三个市场的累计市场价值分别可达到100亿美元。但嵌入式设备市场的发展空间更大,市值会超过100亿美元,这也将会给Intel带来巨大的市场机遇,     

友达光电以创新技术应对面板市场竞争

正尽量缩短产品上市时间,也就是人们常挂在嘴边的"Time to Market",已被很多人视为产品乃至公司的生命,这对单一产品的山寨工厂而言不失为"真谛",但山寨工厂不是中国电子制造的全部,如果我们一味地强调产品快速上市而忽略了新品开发     

Measuring the overhead of Intel C++ Concurrent Collections over Threading Building Blocks for Gauss–Jordan elimination

The most efficient way to parallelize computation is to build and evaluate the task graph constrained only by the data dependencies between the tasks. Both Intel's C++ Concurrent Collections (CnC) and Threading Building Blocks (TBB) libraries allow such task‐based parallel programming. CnC also adapts the macro data flow model by providing only single‐assignment data objects in its global data space. Although CnC makes parallel programming easier, by specifying data flow dependencies only through single‐assignment data objects, its macro data flow model incurs overhead. Intel's C++ CnC library is implemented on top of its C++ TBB library. We can measure the overhead of CnC by comparing its performance with that of TBB. In this paper, we analyze all three types of data dependencies in the tiled in‐place Gauss–Jordan elimination algorithm for the first time. We implement the task‐based parallel tiled Gauss–Jordan algorithm in TBB using the data dependencies analyzed and compare its performance with that of the CnC implementation. We find that the overhead of CnC over TBB is only 12%– 15% of the TBB time, and CnC can deliver as much as 87%– 89% of the TBB performance for Gauss–Jordan elimination, using the optimal tile size. Copyright © 2012 John Wiley & Sons, Ltd.