降低冰箱噪声的试验研究

本文对一种冰箱匹配高效活塞式压缩机后噪声较大的问题进行了研究。这种噪声的峰值频率介于2 0 0～ 315Hz (1/ 3倍频程 )。本文确定了吸气管振动所形成的冰箱蒸发器的振动是产生噪声的根源 ,而吸气管的振动源为机壳的振动和气流脉动 ,并且气流脉动是主要激振力。在上述分析与试验的基础上 ,重新设计压缩机的吸气消音器 ,在吸气管壁钻孔 ,通过这些措施 ,使该冰箱的声功率降低了约 2dB (A) ,提高了冰箱的声质量     

实时跟踪控制系统中的数字滤波技术

在高精度的实时跟踪控制系统中，由探测器等其他一些因素给系统带来的噪声将不容忽视，数字滤波将是滤除噪声的有效手段，，由于系统实时性和采样频率的要求，本文介绍几种时跟踪系统中常用的数字滤波方法，并对它们在实时跟踪系统中的作用进行了和比较。     

低噪声晶振16次倍频源

本文介绍了低噪声高次倍频器的设计原理及低相位噪声晶振１６次倍频信号源。     

闪光X光噪声图象的局部统计滤波

本文介绍一种噪声图象的滤波方法 ,它不需要先验的图象模型 ,而且也不会损伤边界和细小的细节 ,在相加性和相乘性噪声的情况下 ,计算与边界方向有关的子集的局部平均值和方差 ,相应地沿着边界方向的噪声就被去掉 ,同时对边界有一定的增强效果     

设计沟通中的噪音——从传播学角度看设计沟通中的困难

文章从传播学的角度探讨设计沟通过程中的困难。设计沟通是贯穿于整个设计管理活动的重要环节,是传达信息的主要途径,但在实践过程中却经常遇到困难,导致设计活动无法顺利进行。文章通过引入噪音的概念,分析设计沟通的困难产生的原因,并利用传播学的理论提出通过冗余调节噪音的想法,以解决设计沟通中的问题。     

基于神经网络的聚类方法研究

针对常用聚类方法不能有效处理噪声数据的问题,本文结合神经网络具有自适应性的特点,提出基于神经网络的聚类(NN_Cluster)模型,并设计了基于自适应共振理论的神经网络聚类模型(ARTNN_Cluster)和基于自组织特征映射的神经网络聚类模型(SOMNN_Cluster)。标准数据集上的实验结果表明,与传统的K_means聚类方法相比,本文提出的基于神经网络的聚类模型有效地克服了传统方法的噪声问题,得到了较好的聚类效果。     

小波分析与漏磁检测信号处理

详细介绍了小波分析的基本理论,并将其引入到钢管漏磁探伤信号的分析中,可以去除噪声、压缩数据和检测奇异性,而且为缺陷的定性和定量分析提供了新的判定方法.     

基于小波变换的超声信号自适应消噪方法研究

超声检测中，特定的缺陷回波信号一般都有一定的相关性，因而可利用自适应噪声抵消来增强缺陷回波信号。针对最小均方（LMS）算法自适应噪声抵消的缺点，提出了基于小波变换的自适应噪声抵消方法，通过Matlab软件将该算法应用于超声缺陷信号的仿真处理。结果表明，该算法大大提高了缺陷回波信号的信噪比，且具有较高的缺陷定位精度和纵向分辨率。     

建德石灰石矿的噪声控制

以破碎、筛分工段为噪声的治理的重要环节,采取了相应的治理措施:设计隔音室;设置移动组装式隔声亭,选用低噪声设备;溜槽夹层填砂阻尼等.重视矿区规划,逐步实现功能分区,利用地形、地物、风向、绿化等有助于噪声自然衰减的外界条件,最大限度控制噪声危害。     

A 5 GHz LC-VCO frequency synthesizer for unlicensed band of WiMAX

This paper presents a low power and low phase noise CMOS integer-N frequency synthesizer based on the charge-pump Phase Locked Loop (PLL) topology. The frequency synthesizer can be used for IEEE 802.16 unlicensed band of WiMAX (World Interoperability for Microwave Access). The operation frequency of the proposed design is ranged from 5.13 to 5.22 GHz. The proposed Voltage-Controlled Oscillator (VCO) achieves low power consumption and low phase noise. The high speed divider is implemented by an optimal extended true single phase clock (E-TSPC) prescaler. It can achieve higher operating frequency and lower power consumption. A new frequency divider is also proposed to eliminate the hardware overhead of the S counter in the conventional programmable divider. The proposed frequency synthesizer consists of a phase-frequency detector (PFD), a charge pump, a low-pass loop filter, a VCO, and a frequency divider. The simulated phase noise of the proposed VCO is −121.6 dBc/Hz at 1 MHz offset from the carrier frequency. The proposed frequency synthesizer consumes 13.1 mW. The chip with an area of 1.048 × 1.076 mm² is fabricated in a TSMC 0.18 μm CMOS 1P6M technology process.