回转窑大齿圈的安装与找正

根据回转窑大齿圈结构特点，阐述了回转窑大修中两个半齿圈组装、校正及与简体的安装、找正方法以及重要工艺过程中的注意事项，在山西铝厂2^#熟料窑大修中取得了良好效果。     

南方沙地开发利用途径的探讨

根据南方风沙化地自然及气候的特点，提出并讨论了在风沙化土地区营造防风固沙林；建立沙地果业基地；发展沙区畜牧水产业；搞好沙地蔬菜生产；完善农防林体系建设，发展沙区工业等开发利用模式。     

关于随机集值映象的不动点定理

我们得到几个随机集值映象的不动点定理，它推广了Ｍ．Ｓ．Ｋｈａｍ的结果［５］，文中所使用的方法与其它作者不同     

用于数控设备的弹性环联轴器

介绍了一种适用于数控设备改造的无键联轴器，从其原理、设计、加工各方面作了阐述，并且总结了许 多实际应用经验和适用参数。     

起重机回转轴承的安装设计

本文给出了起重机回转轴承对安装构件结构形式与刚度的基本要求，列出了安装平面的变形及不平度的最大允许值，指出了回转轴承在安装，使用，维修方面的重要注意事项。     

一种基于双正交重叠变换的嵌入式编码算法研究

双正交变换为基于块的低复杂度变换,而且与传统的离散余弦变换相比,一定程度上减小了变换后图像的块效应,因而被采纳入联合图像专家组织JPEG（Joint Photographic Expert Group）最新制定的静态图像编码标准JPEG XR中。为了能够改善其无法实现码流长度控制的缺陷,文章深入研究了JPEG XR的编码技术,提出了一种针对固定压缩比的编码算法。主要思路是通过对双正交变换后的系数进行嵌入式位平面编码,取代了原先的量化步骤,使得压缩码流长度可以精确控制。     

容纳矛盾逻辑系统与悖论

分析了目前各种容纳矛盾逻辑系统的不足,提出了正域、反域、不动域的概念,进而发现悖论是逻辑思维领域的不动点,建立了一个容纳矛盾的逻辑系统S,并给出了系统S的语义模型,证明了系统S的元定理.在系统S中,命题演算被分成3个独立的域,正域、反域中所有经典逻辑的定理与演算模式都是有效的;不动域是一个包含矛盾的域,在不动域中,可以证明悖论是一个定理.系统S与Da Costa的次协调逻辑系统Cn相比较,它不但可以容纳矛盾,并且可以把矛盾解释清晰.以此逻辑系统为基础,可以建立一个容纳矛盾的数学基础.     

标准模型下的无证书代理环签名方案

由于无证书公钥密码体制是一种新型公钥密码体制,它既克服了密钥托管问题,又不需要使用公钥证书,而在标准模型下所构造的方案与在随机语言模型下所构造的方案相比,具有更高的可证安全性,因此,该文在标准模型下,提出了一个无证书代理环签名方案。与现有的代理环签名方案相比,它具有更高的执行效率和可证安全性,能够归约于CDH（computational diffie-Hellman）问题假定。分析结果表明：它既能有效抵制来自密钥生成中心和授权人的伪造攻击,又能满足代理环签名的其他安全性需求;并且,该方案具有更高的执行效率,只需要两次对运算。     

城市架空线电缆化改造施工存在问题及解决办法

分析泉州市城市电缆化改造施工中存在的问题,提出了解决办法。     

A low power and small area all digital delay-locked loop based on ring oscillator architecture

A 133-500 MHz,5.2 mW @500 MHz,0.021 mm2 all digital delay-locked loop(ADDLL)is presented.The power and area reduction of the proposed ADDLL are achieved by implementing a high frequency ring oscillator(ROSC)to count the reference clocks such that the one-clock cycle delay chain and the phase detector in a conventional Master block are no longer needed.The proposed ADDLL has better immunity to PVT(process,voltage,and temperature)than most conventional DLLs,which do not update the control word signals after the locking process,since the control signals for slave delay line are updated in every 256 reference cycles.Fabricated in 0.13 um CMOS process,the measured RMS jitter is 10.83 ps at 500 MHz while the RMS jitter of the input signal is 9.97 ps.