公钥密码系统中的硬件二元域求逆模块

针对二元域上基本运算求逆操作的复杂性问题,将软件应用中效率较高的求逆算法移植到现场可编程门阵列中,利用其分步特点获取较低延迟,并采用度数和乘法的规律性对执行周期进行缩减,以较小的硬件开销增量换取较大的性能提高。仿真实验结果表明,该模块能够适用于多个二元域及软件求逆。     

QoS保障机制中的FPGA堆排序实现

针对服务质量（QoS）的实现机制和严格动态优先级排序要求,在交换系统设计中引入一种易于FPGA实现的堆排序算法。采用模块化和状态机相结合的设计方法,给出模块的设计过程,利用XilinxISE8.2i＋ModerSim6.2软件对设计程序进行仿真,将程序下载到实验开发板上对系统进行验证,结果表明该设计的资源利用率高、运行速率快,适用于QoS机制的硬件实现。     

UWB系统中（解）交织器低复杂度的实现

提出一种低复杂度的（解）交织器现场可编程门阵列实现方法,采用Xilinx FPGA自带的双端口存储器,能有效降低FPGA资源的消耗,且输入位宽和输出位宽无需相同,适用于多带正交频分复用超宽带系统。实验结果表明,系统所占用的slices数目对于交织器和解交织器来说分别降低了46％和78％。     

基于SOPC及图形加速引擎的座舱显示系统

提出一种基于可编程片上系统和图形加速引擎的飞机座舱综合显示系统设计方案。为避免图形加速引擎直接对帧存储器进行零碎操作导致的存储器操作瓶颈,引入图形缓存机制。根据图形像素的存储特点提出“远区域优先”图形缓存页面淘汰算法。对汉字及自定义位图等操作采取软硬件结合的方式达到系统性能和资源利用的平衡,利用硬件锁保证帧存储器一致性。通过对模块进行波形仿真实现系统级仿真结果的可视化验证。     

CAN节点总线关闭状态下通信中断的解决方法

CAN总线通信中,当某一节点进入总线关闭状态后,不会与总线其他节点通信.针对这个问题,分析了节点从总线关闭状态转化为主动错误状态的条件,提出了采用模拟开关和电压基准主动实现这种转化条件的解决方法,解决了CAN节点恢复时间不确定的问题.     

一种基于TDC的相对频差测量方法

提出了一种基于时间/数字转换器( TDC)的频率差测量方法.该方法使用延迟链和参考时钟结合的TDC直接数字量化频率差.测量系统与非线性标定模块均在现场可编程门阵列( FPGA)中实现.为了对频率差检测精度进行评估,使用振荡器作为仿真输入信号进行了实验.结果显示:所提出的测量方法对ΔF/F的测量噪声可以达到1 ×10-8/ 槡Hz.在实验结果的基础上,对测量噪声的来源进行了分析.     

面向颗粒状农产品的分选方法

为提高颗粒状农产品分选精度,提出了一种基于现场可编程门阵列(FPGA)的k最近邻(k-NN)方法.该方法分两步:第一步对基于FPGA的彩色线阵CCD成像系统得到的图像在PC上进行保存,并对得到的图像进行特征提取,然后用k-NN方法对提取的特征进行特征筛选得到最优特征集.第二步将训练好的最优特征集放在FPGA的ROM上,FPGA对线阵CCD得到的图像数据实时提取特征与ROM上最优特征集做距离计算实现k-NN分选算法.对花生和开心果两种颗粒状农产品用该方法进行实验,以RGB颜色空间为主要特征,结果表明:在选择合理特征个数和k值情况下对花生和开心果的分选正确率都达到了95％以上.     

改进遗传算法求解柔性作业车间调度问题

针对柔性作业车间调度问题中最大完工时间、机器最大负荷和总机器负荷三项性能指标,提出一种改进的自适应交叉和变异的混合遗传算法。在基本遗传算法染色体编码的基础上,设计一种基于海明距离的调度个体差异判别方法,并通过自适应交叉阈值和动态变异概率计算提高遗传算法整个种群调度个体的多样性,防止算法过早的进入早熟。在遗传算法进化期间,对每个调度个体的进化采用变邻域搜索算法,扩大调度个体的邻域搜索范围。最后,使用文献中相同的调度实例将本文的计算结果与其它文献中的测试结果进行比较,验证了所提出的算法的可行性和有效性。     

基于PLC的地面能源远程控制方案

传统伺服地面能源系统的远程控制主要通过模拟量来实现,其自动化程度低、抗干扰能力差;为了解决以上问题,提出了一种基于PLC的地面能源远程控制方案,其分别采用了基于Profibus现场总线的分布式PLC控制技术、基于高压输出反馈的闭环控制技术、OPC Server与PLC远程通讯技术,实现了伺服地面能源系统的远程自动化控制功能,用基于虚拟仪器技术的人机交互界面取代模拟器件,用基于MODBUS协议的数字式网络传感器取代模拟传感器,实现了伺服地面能源系统数字化,提高了伺服地面能源系统的抗干扰能力。     

基于不同排序方法的快速霍夫曼编码硬件实现

针对软件霍夫曼静态编码计算量大,而动态霍夫曼编码使得解码器同样复杂的缺点,提出了一种准动态霍夫曼硬件编码器。该编码器每次对一组数据序列进行静态编码,然后将编码并行输出,从而使得编码器具有较高的编码速度,而其延迟时间仅为一次编码过程的总时间。首先,为了充分利用硬件并行特性,分别使用动态排序和静态排序两种排序网络,以适应不同场合的编码需要。然后,使用数据流驱动的硬件二叉树构建和解析结构得到信源符号对应的霍夫曼编码。最后,将储存在FIFO中的输入数据查表并输出。设计结果表明,当使用Nexys4 DDR平台时,该编码器可以工作于100MHz以上的频率,同时具有吞吐高、延迟低、编码效率高和译码器简单的特性。