一种星载在轨神经网络的容错设计方法

为了满足高可靠星载在轨实时舰船目标检测的应用需求,该文针对基于神经网络的合成孔径雷达(SAR)舰船检测提出了一种容错加固设计方法。该方法以轻量级网络MobilenetV2为检测模型框架,对模型在现场可编程逻辑阵列(FPGA)的加速处理进行实现,基于空间单粒子翻转(SEU)对网络的错误模型进行分析,将并行化加速设计思想与高可靠三模冗余(TMR)思想进行融合,优化设计了基于动态重配置的部分三模容错架构。该容错架构通过多个粗粒度计算单元进行多图像同时处理,多单元表决进行单粒子翻转自检与恢复,经实际图像回放测试,FPGA实现的帧率能有效满足在轨实时处理需求。通过模拟单粒子翻转进行容错性能测试,相对原型网络该容错设计方法在资源消耗仅增加不到20%的情况下,抗单粒子翻转检测精度提升了8%以上,相较传统容错设计方式更适合星载在轨应用。     

数字电路的计算机仿真

用一种既不需要设备,又行之有效的方法来验证一个数字电路的正确性和有效性,这是设计人员所希望的。这篇文章正是为解决前述问题所给出的一个仿真器。该仿真器根据电路中各结点状态之间的逻辑关系来模拟电路的工作过程;它是一个实用化的应用程序,包括对电路的仿真及输出的格式、形式(真值形式或波形形式)等。     

午门城台结构受力性能的主要影响因素

以午门城台为对象,在现场勘察及长期监测的基础上,利用数值模拟和试验设计相结合的方法,从冻融循环、局部饱水作用、底部不均匀竖向变形作用、上部竖向荷载4个因素以及因素间耦合影响的方面分析结构的受力性能。研究发现:对结构应力影响方面,上部竖向荷载、底部不均匀竖向变形、局部饱水作用均是高度显著因子,冻融循环次数、冻融循环次数与局部饱水作用时长的交互作用对拱券顶部最大拉应力同样为高度显著因子;对城台变形影响方面,局部饱水作用、底部不均匀竖向变形、上部竖向荷载均是高度显著因子。研究结果揭示了古建筑城台结构受力性能的主要影响因素及影响规律,为该类古建筑日常维护和预防性保护方案制定提供了科学依据。     

基于MA型分布式算法的高阶FIR滤波器设计及其FPGA实现

针对利用现有分布式算法在FPGA上实现高阶FIR滤波器时,存在资源消耗量过大和运行速度慢等问题,提出一种新型高阶FIR滤波器的FPGA实现方法。首先综合采用多相分解结构、流水线等技术对高阶FIR滤波器进行降阶处理,然后采用提出的基于二输入开关和加法器对的分布式算法结构(MA型DA结构)实现降阶后的FIR滤波器。利用ISE10.1在Xilinx Xc2vp30 7ff896 FPGA开发板上实现了一系列8阶到256阶的串行和并行结构FIR滤波器。实验结果表明,该方法有效地减少了系统的资源消耗,提高了系统的时序性能。     

Keccak算法|海绵结构|哈希算法|可重构|现场可编程门阵列

在分析研究Keccak算法的基础上,针对现有Keccak算法的硬件实现方案版本单一,应用不灵活的问题,设计了一种高性能可重构的Keccak算法硬件实现方案。实验结果表明:该方案在Xilinx 公司的现场可编程门阵列(FPGA)Virtex-5平台上的时钟频率可达214MHz,占用1607slices;该方案具有吞吐量高(9131Mbps),应用灵活性好,可支持4种不同参数版本的优点。     

FPGA硬核处理器系统加速数字电路功能验证的方法

为了缩短专用集成电路和片上系统的功能验证周期,该文提出FPGA硬核处理器系统加速数字电路功能验证的方法。所提方法综合软件仿真功能验证和现场可编程门阵列原型验证的优点,利用集成在片上系统现场可编程门阵列器件中的硬核处理器系统作为验证激励发生单元和功能验证覆盖率分析单元,解决了验证速度和灵活性不能统一的问题。与软件仿真验证相比,所提方法可以有效缩短数字电路的功能验证时间;在功能验证效率和验证知识产权可重用方面表现优于现有的FPGA原型验证技术。     

平板钢闸门止水问题的探讨

本文介绍了平板钢闸门各部位的止水结构型式，并要求设计合理，制造、安装要保证精度，才能保证止水效果良好。     

动态二进制树搜索算法的改进T

在RFID系统中,为了解决多个标签同时与阅读器交换数据引起的碰撞问题,改进基于退避思想的动态二进制树搜索算法。在ISO14443标准TYPE A卡的基础上,采用现场可编程门阵列设计并实现,使用VHDL语言进行编程。仿真结果表明改进算法具有更高的数据采用频率和数据传送准确率。     

Runner sizing and weld line positioning for plastics injection moulding with multiple gates

Weld line and warping are two critical defects for injection-moulded part. If weld lines are unavoidable due to multiple gates in a moulding, they should be positioned in the non-critical region. Instead of using flow leaders and deflectors to control the locations of the weld lines, this paper presents an approach to specify the locations of the weld lines by sizing the runners in a multi-gated injection moulding with the optimum gate locations. The methodology consists of three steps: partitioning the moulding into sub-mouldings based on the specified weld line location, determining the optimum gate location in each sub-moulding by minimizing the injection pressure and repositioning the weld lines to the desired locations by varying the runner sizes. Two examples are used to illustrate the approach.     

氧等离子气氛中NMOS器件的性能退化

文章描述了氧等离子干法剥离光刻胶中MOS器件的性能退化问题,并且制备了不同天线比AR(Antenna Ratio),相同器件结构的NMOS器件来检测器件的退化.实验结果发现栅漏电流密度Jg和阈值电压Vt漂移会随着Al的天线面积的增加而非线性地增加,尤其表现在阈值电压漂移上.运用增加电流应力时间的测试来模拟器件在等离子反应腔中所受的实际应力,发现了与天线比增加时阈值电压变化趋势相同,表明在氧等离子气氛中器件受到了负电应力的影响.最后,基于此次实验的结果,在器件的设计,工艺参数的制定方面提出了一些减小干法剥离光刻胶工艺带来器件性能退化的建议.