复杂目标的近场散射特性分析

详细分析了目标散射随距离而变化的特征，根据散射特点的不同将目标的散射特性分为远场散射、准近场散射、近场散射等三种情况，并对三种情况下的描述的手段进行了讨论，提出在近场条件下，用反射功率比的概念直接对散射目标的特性进行描述。     

同步控制的大功率机载相控阵雷达电源

针对某型相控阵雷达对阵面电源开关频率可控的要求，提出了一种带同步控制功能的高功率、高密度开关电源，该电源的开关频率可与雷达的PRF同步。介绍了该电源的电路组成，并着重对PS—ZVS—PWM全桥变换器和内部功率电路的并联方式及其均流问题进行了详细介绍，最后给出了主要技术参数和实验结果。实验结果表明，电路设计合理，能够满足相控阵雷达对高功率阵面电源频率可控的要求，提高机载雷达的性能。     

移动通信系统中功率控制研究

在阐述功率控制在移动通信系统中的发展过程的基础上，着重研究了WCDMA系统的功率控制，最后对功率控制未来的研究方向做了简要的分析。     

一种用于功率IC的新型SPICE宏模型

基于规范化分段线性模型技术,建立了高压DMOS器件的SPICE宏模型用于功率集成电路的仿真.从等效电路模型出发,利用Powell算法找到规范化分段线性模型的最佳系数,从而利用节点电压可以直接描述DMOS器件的各种非线性特性.该模型不仅准确性高,而且仿真速度快、收敛性好.最后,给出了仿真与测试的对比结果,证明了模型的有效性和准确性.     

基于MOS Model 20的RF-S0I LDMOS大信号建模

提出了一种新的基于Philips MOS Model 20(MM20)的RF-SOI(radio frequency silicon-on-insulator)LDMOS(1aterally dif-fused MOS)大信号等效电路模型.描述了弱雪崩效应以及由热效应引起的功率耗散现象.射频寄生元件由实验测得的S参数解析提取,并通过必要的优化快速准确地获得最终值.模型的有效性是通过-20栅指(每指栅长L=lμm,宽W=50μm)体接触高阻RF-SOl LDMOS在直流,交流小信号和大信号条件下的实验数据验证的.结果表明,直流、S参数(10MHz～20.01GHz)以及功率特性的仿真和实验测得数据能够很好地拟合.说明本文提出的模型具有良好和可靠的精度.本文完成了对MM20在RF-SOI LDMOS大信号应用领域的拓展.模型由Verilog-A描述,使用ADS(hpeesofsim)电路仿真器.     

新型高速低功耗显式脉冲触发器电路设计

提出了两种新型脉冲触发器结构--EXPAND触发器和EXPAND-TG触发器.同传统结构相比,新结构一方面通过减小中间节点电容提高电路亢放电速度,另一方面通过消除信号竞争避免直流短路电流对电路速度和功耗的影响.同其他文献报道的结构相比,新结构在功耗和速度上均有明显的改进.     

高功率激光器的高速率外调制技术

高功率激光器的高速率外调制技术是空间光通信发射系统中的关键技术。系统采用光纤耦合的激光器, 有效减少了传输媒质对激光功率的损耗。为了获得大功率、高速率的激光调制信号, 采用1 mm光输入口径的铌酸钽晶体电光调制器进行光强度调制, 电光调制器的调制带宽为1 GHz, 调制方式选用外调制方式。为了保证了调制器工作在线性区域, 同时降低对电光调制器的驱动电压的要求, 系统采用了自动偏置控制技术。通过加正弦波和方波信号进行调制实验, 系统实现了激光器调制速率300 Mb/s, 输出功率100 mW的指标要求。     

一种自组网功率控制算法及分析

无线自组网中的移动节点大多依靠电池提供能量,因此能量是影响无线自组网性能的一个很大的瓶颈,作为事实上的无线自组网媒体接入协议,802.11并没有动态调整传输功率的能力,大大限制了网络的生存时间。采用功率控制可以提高节点的功率使用效率,减少相邻节点间的干扰,改善网络的性能。在802.11基础上提出一种基于信噪比的动态传输功率控制算法。通过进行计算机仿真,与802.11协议相比,在保持吞吐量性能的前提下,大大减少了节点的功率消耗,提高了节点的能量利用率。     

可拓知识空间和可拓知识网格模型(Ⅱ):可拓知识网格

第1部分中已介绍了可拓知识空间定义和相关操作，以及可拓知识空间关联函数计算方法。这一部分进一步建立可拓知识空间语义网、可拓知识网格和可拓知识网格服务，并给出实例和相关的分析讨论。     

用于高能物理实验电子读出芯片的低噪声锁相环芯片设计

基于TSMC 180 nm工艺设计并流片测试了一款用于高能物理实验的电子读出系统的低噪声、低功耗锁相环芯片。该芯片主要由鉴频鉴相器、电荷泵、环路滤波器、压控振荡器和分频器等子模块组成,在锁相环电荷泵模块中,使用共源共栅电流镜结构精准镜像电流以减小电流失配和用运放钳位电压进一步减小相位噪声。测试结果表明,该锁相环芯片在1.8 V电源电压、输入50 MHz参考时钟条件下,可稳定输出200 MHz的差分时钟信号,时钟均方根抖动为2.26 ps(0.45 mUI),相位噪声在1 MHz频偏处为-105.83 dBc/Hz。芯片整体功耗实测为23.4 mW,锁相环核心功耗为2.02 mW。