一种C波段捷变频率源的设计

频率源是接收机的重要组成部分,对接收机性能有重要影响。该文介绍了一种C波段捷变频率源的设计,给出了设计原理和仿真,并进行了系统集成,最终完成了一款C波段频率模块的制作。测试结果表明,该频率源模块输出频率为4.0～8.0 GHz,输出幅值大于5 dBm,相位噪声优于-102 dBc/Hz@10 kHz,换频速度小于10 μs,杂散抑制大于70 dB,具有很好的环境适应性,主要性能指标均满足设计要求。已形成货架化接收机模块,批量生产超过2 000块,应用于多个工程项目中,产生了较好的经济和社会效益。     

复杂波形体制下雷达导引头地杂波分析

复杂波形体制的地杂波与脉冲多普勒杂波相比变化较大,对各种雷达体制的地杂波建模、仿真、分析意义重大.结合具体体制的信号处理原理,对频率步进和频率捷变所产生的杂波进行详细分析.通过改变雷达导引体制和补偿方式,分析导引体制在不同环境中对地杂波的抑制作用.     

基于DDS和直接频率合成技术的超宽带捷变频源设计与实现

在对DDS输出频谱杂散的理论分析基础上提出了一种DDS技术与直接频率合成技术相结合的超宽带捷变频源实现方案。该方案通过选取DDS输出频谱较好的频段避开杂散频谱,再对其进行倍频合成,从而实现超宽带高质量频谱输出。该方案有效解决了跳变带宽与跳变时间之间的矛盾,同时具有良好的杂散性能。实测结果表明,系统在300MHz～1.1GHz输出带宽范围内的频率跳变时间小于400ns,并保持了优于-115dBc/Hz@10kHz相噪性能和-60dBc的杂散性能。     

一种高速捷变并行调制矢量信号源的FPGA实现

在信号调制过程中,为了缩短载波生成的捷变时间,分析了影响捷变时间的因素。提出了单频信号的并行合成结构,解决了载波频率受现场可编程逻辑门阵列( FPGA)时钟限制的问题。为了解决调制过程中采样频率受时钟约束的问题,给出了矢量信号的正交并行调制结构。通过在FPGA上编写Verilog代码实现了时钟频率为160 MHz、采样率为1.92 Gsample/s的并行矢量信号调制,载波频率为200~300 MHz可变,捷变时间小于35 ns。结果表明,并行载波生成和并行调制的方法在克服系统时钟约束方面有较强的实用性。     

基于FPGA非合作捷变频雷达实时参数提取

针对某捷变频雷达信号特点,提出了一种快速估计直达波参数的方法。该方法采用基于频域检测的方法粗略估计脉冲宽度,再与精确的脉宽模板匹配,获得脉宽的精确值,然后用基于STFT和解线调法的频域参数估计算法估计带宽、载频,再与精确的载频模板匹配,获得载频的精确值。并在FPGA硬件系统实现了文中参数提取算法,利用实测数据进行的测试结果表明,文中提出的参数提取方法精度高、速度快、计算量小,已成功应用到某电子侦察系统中。     

广东胜捷防火材料有限公司

广东胜捷防火材料有限公司是广东胜捷消防集团公司下属公司,创建于2002年,属股份制独立法人企业。公司拥有多名享受国家特殊津贴、长期从事防火材料开发、研究和消防工程设计、施工,并具有丰富经验的高级工程师。现已研发出的防火材料产品有：超薄型钢结构防火涂料、室内厚涂型钢结构防火涂料、有机防火堵料、无机防火堵料、防火包、水基型阻燃处理剂等6种产品。     

某型导引头小型化频率综合器的研制

频率源是现代通讯系统必不可少的关键电路,是决定电子系统性能的关键设备。雷达、电子对抗、通讯等技术的迅猛发展,对频率源提出了越来越高的要求。文中论述了一种小型化雷达导引头用频率综合器的设计和实现。在方案论证中对各项指标做了细致的分析,保证了方案的可行性。实际测试证明该系统有着很好的性能表现。     

认知无线电系统捷变频信号源设计

根据信道环境自适应调节数据速率的需求,设计了一款高性能的认知无线电系统信号源。该信号源以直接数字频率合成芯片AD9854（DDS）为核心,现场可编程门阵列（FPGA）芯片EP1C6Q240作为控制单元,实现频率捷变和调制速率捷变以及具有双路正交输出的功能。经测试,频率精度、稳定度及杂散抑制均达到设计要求,并可集成于认知无线电通信设备中。