超高频RFID读写器基带处理器的设计

为实现单芯片的超高频读写器,提出了一种读写器基带处理器的设计方案.设计采用了微处理器IP核在AFS600上搭建一个读写器数字基带,在原本不支持调试模式的微处理器上扩展了片上调试功能,为集成开发环境Keil开发出动态链接库实现了对数字基带的在线调试.为实现ISO/IEC 18000-6C协议,用硬件实现了收发通路原型,并在AFS600平台上完成了FPGA验证.设计采用TSMC 0.25 μm Embedded Flash工艺完成了芯片的版图设计.该基带处理器实现了读写器基带和标签的正常通信,为最终实现单芯片读写器创造了条件.     

火电施工企业实施OSHMS的思考

总结了火电施工企业在建立与运作职业安全健康管理体系中存在的7个问题,从4个方面论述了建立职业安全健康管理体系应做好的工作。针对火电施工企业特点,提出了质量管理、环境管理与职业安全健康管理体系一体化运作的建议。     

超高频RFID标签的数字电路设计

在研究读写器和射频标签通信过程的基础上,结合EPC C1G2协议以及ISO/IEC18000-6协议,采用VHDL语言设计出一种应用于超高频段的射频标签数字电路.对电路的系统结构和模块具体实现方法进行了描述.基于0.18 μm CMOS工艺标准单元库,采用EDA工具对电路进行了前端综合和后端物理实现.给出的仿真结果表明该电路符合协议要求,综合后的电路规模约为11000门,功耗约为35 μW.该电路可应用于超高频段的各种RFID标签的数字部分.     

Design of a passive UHF RFID tag for the ISO18000-6C protocol

This paper presents a new fully integrated wide-range UHF passive RFID tag chip design that is compatible with the ISO18000-6C protocol.In order to reduce the die area,an ultra-low power CMOS voltage regulator without resistors and an area-efficient amplitude shift keying demodulator with a novel adaptive average generator are both adopted.A low power clock generator is designed to guarantee the accuracy of the clock under±4%. As the clock gating technology is employed to reduce the power consumption of the baseband processor,the total power consumption of the tag is about 14μW with a sensitivity of-9.5 dBm.The detection distance can reach about 5 m under 4 W effective isotropic radiated power.The whole tag is fabricated in TSMC 0.18μm CMOS technology and the chip size is 880×880μm~2.     

基于Intel R2000的UHF RFID读写器的设计

设计出一种超高射频识别系统（UHF RFID）读写器设计的新方案。该读写器采用了Intel R2000收发器芯片、AT91SAM7S256微控器,方案符合ISO 18000-6C和EPC global Gen2标准,工作频率为840～960MHz,标签识别距离可达10m。重点给出了读写器硬件系统组成和软件工作流程,同时介绍了相关射频电路。     

一种用于RFID系统中的帧长度调整方法

文中提出了一种帧长度调整算法,针对于RFID系统中,使用了帧时隙ALOHA算法作为防碰撞方案的情况。该方法利用一帧周期中碰撞及正确接收的信息推测阅读器有效范围内可能存在的标签数目,从而指导阅读器设定适当的值继续下一帧清点。通过仿真,表明该方法可应用于实际的帧时隙ALOHA算法中,辅助实现多标签的清点,该算法容易实现,且可满足对标签信息的实时处理。