基于TCP／IP硬件栈的新型服务器结构

随着大数据时代的到来,基于通用处理器的服务器由于硬件结构的限制,很难在提高性能的同时降低功耗,现提出了一种基于TCP／IP硬件栈的新型服务器架构,将TCP／IP处理流程从通用CPU中分离出来,采用专门的硬件电路实现,在性能与通用服务器相同的情况下,大幅度降低功耗。最后使用FPGA搭建了原型机,并与IBM通用服务器进行了对比测试。     

张忠谋:摩尔定律将死,半导体迎3大机会

正2014台湾半导体产业协会(TSIA)年会于近日登场,台积电董事长暨TSIA名誉理事长张忠谋以"Next Big Thing"为题发表演说。张忠谋表示,他认为摩尔定律虽已"苟延残喘",不过估计还有5~6年的寿命。而关于什么是半导体产业的下一个机会?他则点名是物联网(IoT)相关商机,而台湾半导体产业要掌握这波商机,就要掌握系统级封装、低功耗、感测器等三大技术。     

符合全球所有地面/有线电视标准的第六代硅电视调谐器问世

正本刊讯硅电视调谐器厂商Silicon Labs日前宣布推出高性能且经过现场验证的第六代电视调谐器IC。最新的Si2151/41电视调谐器满足全球数模混合电视和数字电视市场的需求,同时支持模拟和数字视频广播接收,并符合全球所有的地面/有线电视标准。凭借该公司历经五代持续进化的业界领先架构,     

An Intra-PAN Mobility Management Scheme for IPv6 over Low-Power Wireless Personal Area Networks

This paper proposes an intra-PAN mobility management scheme for IPv6 over Low-power wireless personal area networks （6LoWPAN） on the basis of ＂networkbased＂ idea. We developed a tree-like network architecture which includes coordinate nodes for packet routing. All of the control messages are designed to transmit in link layer, and the sensor nodes are free to consider care-of address and the mobile nodes are unnecessary to deal with any mobility handoff messages. The simulation results show that this scheme efficiently cuts down the signaling cost and reduces the energy consumed by fixed nodes which can extend the life time of the whole Personal area networks （PAN）.     

A 130 nm CMOS low-power SAR ADC for wide-band communication systems

This paper presents a low power 9-bit 80 MS/s SAR ADC with comparator-sharing technique in 130 nm CMOS process. Compared to the conventional SAR ADC, the sampling phase is removed to reach the full efficiency of the comparator. Thus the conversion rate increases by about 20% and its sampling time is relaxed. The design does not use any static components to achieve a widely scalable conversion rate with a constant FOM. The floorplan of the capacitor network is custom-designed to suppress the gain mismatch between the two DACs. The ＇set-and- down＇ switching procedure and a novel binary-search error compensation scheme are utilized to further speed up the SA bit-cycling operation. A very fast logic controller is proposed with a delay time of only 90 ps. At 1.2 V supply and 80 MS/s the ADC achieves an SNDR of 51.4 dB and consumes 1.86 mW, resulting in an FOM of 76.6 fJ/conversion-step. The ADC core occupies an active area of only 0.089 mm2.     

3G移动终端芯片的低功耗设计研究和实现

分析了移动终端芯片的主要功耗来源,提出了TDS-CDMA制式的3G终端基带芯片降低功耗的几种方法,突出强调了深刻理解和运用3GPP协议,在系统层面考虑低功耗技术的重要性,并在芯片设计中得到了运用,取得了较好效果。     

一种低功耗高线性度推挽跨导放大器

采用华虹NEC 0.35um BCD工艺,设计并实现了一种可作DC-DC转换器控制芯片内部误差放大器的CMOS跨导放大器,该跨导放大器采用源极电阻跨接式负反馈技术提高跨导的线性度、采用双折叠式差分对结构实现共模输入范围轨至轨(rail-to-rail)、采用低功耗偏置推挽(push-pull)输出结构提高输出驱动负载的能力,整体电路具有结构紧凑、功耗低、线性度高等特点。仿真结果表明:在5.25V电源电压下,驱动1pf负载,直流增益可以达到68.2db,功耗708uw,100kHz下跨导的三次谐波失真HD3达到-56db。     

一种安全SoC芯片的物理设计

本文介绍了一种安全SoC芯片架构,描述了物理设计的指标要求及其在0．13umGSMCCMOS工艺上的物理设计,重点阐述了物理设计的中的3个关键技术——时序收敛设计、低功耗设计以及IO规划设计,并探讨了安全芯片物理设计上的自身安全性设计考虑。通过签核级的分析,该芯片最终满足了指标要求。该芯片包含36个时钟域,4种低功耗工作模式,约有26万个标准单元,72个宏模块,130个pad,合计约560万个逻辑等效门,芯片面积5．6mm×5．6mm。     

UWB高精度定位系统中标签的设计

介绍了UWB高精度定位系统中标签的设计,标签是一种便携式、低功耗无线通信模块。本设计是基于C8051F921单片机和nRF24L01低功耗无线收发芯片组成的硬件结构,设计包括电源的设计,采用了尺寸较小的锂电池。UWB窄带脉冲可以达到纳秒级,延时抖动延时完全在允许的范围内。最终设计的标签实现了在系统的控制下,完成数据收发,使定位精度在30cm内。     

基于异或门自选通的低功耗时钟树综合方案

本文介绍一种降低时钟网络功耗的方法。该方法基于电路中寄存器本身的状态值,在采用异或门进行自选通后构建时钟树结构,从而减少时钟信号额外翻转,降低芯片功耗。将该方法应用于一款基于SMIC0.18μmEflash 2p4m工艺下的非接触式智能卡芯片的物理设计。仿真结果表明,与传统时钟树综合方法相比,芯片功耗降低了10.7%。