新型浮动板调制器用触发器的设计与实现

浮动板调制器在现代雷达发射机中得到广泛应用。新型浮动板调制器用触发器在低电位中采用了固定触发宽度及宽度跟随技术，在高电位中应用了多重隔离方法，解决了高电位定宽、高重复频率输出等关键技术。在多部雷达发射机上应用表明，电路设计合理，可广泛用于地面和机载雷达设备。     

固定延迟的流水线双精度浮点除法电路

除运算采用泰勒级数展开,用5级流水线结构,查找表大小缩小为2.5kB,并获得固定延迟.FPGA综合结果表明,与其他设计电路相比,面积减小了33%.     

基于数据源向图的数据项的表示与获取方法

 如何清晰的表示数据项之间的关系,进而了解数据之间更深层的内在关系,在当前的需求分析中没有明确的方法,但是其对于软件需求中数据的获取和数据关系的表示具有重要作用.如何通过数据本身采用推导的方法获取软件系统所必须的数据以及数据项,在当前的需求分析和获取方法中也没有直接方法和思路.本文采用数据源向图的方法,通过推导的方法获取必要的数据和数据项,并通过它来表示数据中各个数据项之间的关系,使得数据项之间关系的表示更加清晰,数据项的获取更加容易.     

新型差动输入CMOS电流传送器及其应用

基于P阱CMOS工艺提出了一种新的差动输入电流传送器。通过引入误差抑制负反馈电路,有效地减小了信号失真,拓宽了电路线性动态范围。文中还详细分析了电路性能,并由此指导电路的优化。给出的几个典型应用电路表明,与第二代电流传送器（CCII）相比,差动输入电流传送器的通用性更强,可获得较简洁的电路结构。本文最后设计了一个既可作为电流模式又可作为电压模式的MOSFET－C二阶滤波器。PSPICE模拟表明所提出的电路与其它同类电路相比具有更好的电路特性。     

Low Power High-Speed Neuron MOS Digital-to-Analog Converters with Minimal Silicon Area

Digital-to-analog converts utilizing neuron MOS-transistors were designed. Different DACs were implemented and characterized in order to compare various topologies. Criteria to select structures were low power, fast performance and minimal silicon area. A basic 8-bit version is implemented with only one neuron MOS-transistor and eight capacitors. The silicon area of this D/A converter is only 0.04 mm² and the power consumption is 8.4 mW with conversion speed of 200 MS/s. An enhanced 8 and 10 bit versions utilizing neuron PMOS transistor and some extra circuitry are also proposed and tested. The silicon area of the enhanced 10 bit circuit is only 0.03mm² while the performance is as good as in the case of the basic version. The measured differential nonlinearity is 0.38 LSB and integral nonlinearity is 0.55 LSB for the enhanced 10 bit structure.     

新型图形化SOI LDMOS结构的性能分析

提出一种图形化SOI LDMOSFET结构,埋氧层在器件沟道下方是断开的,只存在于源区和漏区.数值模拟结果表明,相对于无体连接的SOI器件,此结构的关态和开态击穿电压可分别提高57%和70%,跨导平滑,开态 I-V 曲线没有翘曲现象,器件温度低100K左右,同时此结构还具有低的泄漏电流和输出电容.沟道下方开硅窗口可明显抑制SOI器件的浮体效应和自加热效应.此结构具有提高SOI功率器件性能和稳定性的开发潜力.     

一种对三维芯片中硅通孔进行完整建模与寄生参数提取的有效方法

针对三维芯片中硅通孔（through-silicon via, TSV）的准确电学建模问题,本文提出了一种电阻电容（RC）电路模型以及相应的有效参数提取技术。该电路模型同时考虑了半导体效应与静电场影响,适合于低频与中频的电路信号范围。该方法采用一种基于悬浮随机行走（floating random walk, FRW）算法的静电场电容提取技术,然后将它与刻画半导体效应的MOS电容结合,形成等效电路模型。与Synopsys公司软件Sdevice所采用的对静电场/半导体效应进行完整仿真的方法相比,本文方法计算效率更高,并且也能处理一般的TSV电路版图。对多个含TSV的结构进行了计算实验,结果验证了本文方法在从10KHz到1GHz频率范围内的建模准确性,也显示出它相比Sdevice方法最多有47倍的加速比。     

65-nm CMOS上带图案悬浮屏蔽的片上巴伦的特性

本文首先用一种简单的巴伦综合方法在工作频率范围内对巴伦结构进行估计,并借助电磁场仿真优化来检验估计的准确性,然后把优化后的巴伦（包括带屏蔽和不带屏蔽的两种情况）用于65-nm 1P6M CMOS工艺进行实现。测试结果显示图案悬浮屏蔽结构在频率范围内明显改善了插入损耗,并十分清晰地显示了线性改善的趋势。我们同样注意到图案悬浮屏蔽结构随着频率的增加逐渐改善了巴伦的相位平衡性,但对巴伦的幅度平衡性影响很小。为了得到器件本身的功率传输能力,我们提出一种方法从测得的三端口S参数直接获得巴伦的最大可用增益（Gmax）,并发现使用插入损耗比较的方式来检验屏蔽效果不是十分客观。另外阻性耦合效率也被用来衡量屏蔽效果。虽然图案悬浮屏蔽结构在测试中是完全对称的,但我们发现它对巴伦显示出不平衡的屏蔽效果。我们可以证明这种不平衡的屏蔽现象来自于巴伦本身的版图不平衡性。     

有机非挥发存储器件:浮栅结构有机薄膜晶体管

提出了一种浮栅结构的新型有机薄膜晶体管(FG-OTFT)器件,并阐述了这种器件的工作机理.该器件通过控制浮 置栅上的电荷来控制 FG-OTFT 器件的阈值电压的大小,而器件不同的阈值电压便可用来存储“0”和“1”两个状态,故这种器 件可以被用作有机非挥发存储器.我们通过计算机数值模拟的方法对这种器件进行了研究.研究表明...     

Design of Two‐Stage Class AB CMOS Buffers: A Systematic Approach

A systematic approach for the design of two‐stage class AB CMOS unity‐gain buffers is proposed. It is based on the inclusion of a class AB operation to class A Miller amplifier topologies in unity‐gain negative feedback by a simple technique that does not modify quiescent currents, supply requirements, noise performance, or static power. Three design examples are fabricated in a 0.5 µm CMOS process. Measurement results show slew rate improvement factors of approximately 100 for the class AB buffers versus their class A counterparts for the same quiescent power consumption (< 200 µW).