全文获取类型
收费全文 | 71681篇 |
免费 | 7791篇 |
国内免费 | 4233篇 |
专业分类
电工技术 | 7150篇 |
技术理论 | 3篇 |
综合类 | 6537篇 |
化学工业 | 5746篇 |
金属工艺 | 3402篇 |
机械仪表 | 4953篇 |
建筑科学 | 13597篇 |
矿业工程 | 2628篇 |
能源动力 | 4127篇 |
轻工业 | 3514篇 |
水利工程 | 3706篇 |
石油天然气 | 4464篇 |
武器工业 | 1435篇 |
无线电 | 4841篇 |
一般工业技术 | 6904篇 |
冶金工业 | 2544篇 |
原子能技术 | 987篇 |
自动化技术 | 7167篇 |
出版年
2024年 | 281篇 |
2023年 | 920篇 |
2022年 | 2014篇 |
2021年 | 2376篇 |
2020年 | 2638篇 |
2019年 | 2102篇 |
2018年 | 1997篇 |
2017年 | 2614篇 |
2016年 | 2866篇 |
2015年 | 2983篇 |
2014年 | 4677篇 |
2013年 | 4391篇 |
2012年 | 5455篇 |
2011年 | 5840篇 |
2010年 | 4321篇 |
2009年 | 4284篇 |
2008年 | 3852篇 |
2007年 | 4604篇 |
2006年 | 4164篇 |
2005年 | 3625篇 |
2004年 | 3017篇 |
2003年 | 2493篇 |
2002年 | 2154篇 |
2001年 | 1823篇 |
2000年 | 1438篇 |
1999年 | 1225篇 |
1998年 | 973篇 |
1997年 | 767篇 |
1996年 | 750篇 |
1995年 | 607篇 |
1994年 | 472篇 |
1993年 | 337篇 |
1992年 | 301篇 |
1991年 | 194篇 |
1990年 | 186篇 |
1989年 | 143篇 |
1988年 | 93篇 |
1987年 | 71篇 |
1986年 | 58篇 |
1985年 | 37篇 |
1984年 | 40篇 |
1981年 | 24篇 |
1980年 | 70篇 |
1979年 | 50篇 |
1965年 | 26篇 |
1964年 | 34篇 |
1960年 | 23篇 |
1959年 | 33篇 |
1956年 | 29篇 |
1955年 | 32篇 |
排序方式: 共有10000条查询结果,搜索用时 15 毫秒
81.
介绍了铁路电力试验车软件的设计思想、框架结构及其总体控制策略 ,并就其中的测试程序、数据库管理系统、串口通讯程序、复杂式样报表生成和系统安装程序的设计策略作了叙述。 相似文献
82.
83.
根据我院专用测试设备计量确认现状及需求,对开展试飞专用测试设备计量确认工作的要求,步骤、确认原则,以及编定计量确认方法进行了必要的讨论分析。 相似文献
84.
Torsten Söderström 《Circuits, Systems, and Signal Processing》2002,21(1):83-90
This paper gives a tutorial overview of basic approaches for model validation and model structure determination.Work partially supported by the Swedish Research Council for Engineering Sciences under contract 98-654. 相似文献
85.
86.
本文叙述了杨凌国际会展中心基桩静力载荷试验的试验过程 ;通过对三根灌注桩承载力的试验结果分析 ,认为后压浆技术对提高灌注桩单桩极限承载力有很大作用 相似文献
87.
以灌溉、防洪为主的峡口水库大坝,为沥青混凝土面板堆石坝,为研究低温抗裂性能,对沥青混凝土面板破损取样,进行了配比和多种力学性能试验,并与原面板设计指标进行了对比。由于面板经受住了-20℃以下的低温考验,其所用沥青指标、破损取样试验结果,特别是冻断低温指标,对确定水工沥青混凝土低温抗裂检验标准有重要参考价值。 相似文献
88.
89.
This paper introduces a new concept of testability called consecutive testability and proposes a design-for-testability method for making a given SoC consecutively testable based on integer linear programming problem. For a consecutively testable SoC, testing can be performed as follows. Test patterns of a core are propagated to the core inputs from test pattern sources (implemented either off-chip or on-chip) consecutively at the speed of system clock. Similarly the test responses are propagated to test response sinks (implemented either off-chip or on-chip) from the core outputs consecutively at the speed of system clock. The propagation of test patterns and responses is achieved by using interconnects and consecutive transparency properties of surrounding cores. All interconnects can be tested in a similar fashion. Therefore, it is possible to test not only logic faults but also timing faults that require consecutive application of test patterns at the speed of system clock since the consecutively testable SoC can achieve consecutive application of any test sequence at the speed of system clock. 相似文献
90.
CAS-BUS: A Test Access Mechanism and a Toolbox Environment for Core-Based System Chip Testing 总被引:2,自引:0,他引:2
As System on a Chip (SoC) testing faces new challenges, some new test architectures must be developed. This paper describes a Test Access Mechanism (TAM) named CAS-BUS that solves some of the new problems the test industry has to deal with. This TAM is scalable, flexible and dynamically reconfigurable. The CAS-BUS architecture is compatible with the IEEE P1500 standard proposal in its current state of development, and is controlled by Boundary Scan features.This basic CAS-BUS architecture has been extended with two independent variants. The first extension has been designed in order to manage SoC made up with both wrapped cores and non wrapped cores with Boundray Scan features. The second deals with a test pin expansion method in order to solve the I/O bandwidth problem. The proposed solution is based on a new compression/decompression mechanism which provides significant results in case of non correlated test patterns processing. This solution avoids TAM performance degradation.These test architectures are based on the CAS-BUS TAM and allow trade-offs to optimize both test time and area overhead. A tool-box environment is provided, in order to automatically generate the needed component to build the chosen SoC test architecture. 相似文献