基于模拟退火法的公差并行优化设计

在考虑装配功能要求、加工方法选择、加工余量公差、经济加工精度范围等约束因素的基础上，建立公差并行设计的数学模型，并应用模拟退火法计算。     

基于DSP Builder的GPS/BD2快捕算法设计与实现

介绍了GPS L1频点和BD2 B1频点并行码相位捕获算法的基本原理。为了提高捕获速度,减少计算量,保证捕获精度,易于电路实现,采用固定位置的平均采样方法改进了捕获算法。在Simulink/DSP Builder环境下设计实现了GPS和BD2卫星的快速捕获电路。仿真和实际测试结果表明,DSP Builder图形化设计环境能够高效地完成改进捕获算法的电路设计,而且算法既能发挥FPGA的并行特性又能降低对资源的要求,设计的电路在保证捕获精度的同时达到了双模双通道数据实时处理和快速捕获的要求。     

基于FPGA的高速数据存储系统优化设计

针对遥测系统数据记录装置中数据传输速率与存储速率不匹配的问题,提出Flash的并行存储方案,采用交替双平面的编程方式可以使得存储器的存储速率达到单片Flash最高存储速率的2倍,即60 MB/s;对控制单元FPGA内部双端口RAM的逻辑设计进行改进,解决了数据存储异常的现象。在数据回收方面,提出了多备份的设计思想和备用读数接口的设计方案,已在工程应用中得到成功实践,验证了该数据记录装置的可靠性。     

并行企业运作--基于并行工程的过程企业管理

针对过程企业,基于并行工程的思想,提出了过程企业运作管理的新思想--并行企业运作,并采用IDEFO(ICAM Defintion)功能建模方法,建立了集成并行的业务过程模型,在每个业务过程内部采用"监控-决策-执行"的实时信息反馈系统,以实现企业各业务过程之间的信息交互与资源共享.     

时间Petri网与CAGA算法相结合的并行测试研究

在并行测试的研究中对于任务的测试次序一直是个研究重点及难题。用时间Petri网建立关于并行测试系统的模型,并首次用元胞遗传算法(CAGA)对模型中的变迁序列进行搜索,快速得到最好的测试序列。通过仿真结果表明,该算法展示了很好的收敛效果,并且与已有的研究成果相比更具优势。     

海量数据离散化算法的并行设计与实现

连续属性的离散化是机器学习和数据挖掘的重要预处理步骤,如何高效处理海量数据连续属性离散化已成为急需要解决的问题。近年来兴起的Hadoop技术能够有效处理基于海量数据的应用。为此,设计和实现一种基于MapReduce编程模型的连续属性离散化并行算法,并给出算法设计的方法和策略。在保证离散效果的情况下,使用不同大小数据集在不同节点的集群环境下的实验结果表明,所设计的并行离散化算法具有较高的执行效率和较好的可扩展性,适合用于海量数据的快速离散化处理。     

基于改进离散粒子群禁忌算法的并行测试任务调度

针对并行测试任务调度问题特点,提出了一种解决并行测试任务调度的离散粒子群禁忌算法,设计了符合并行测试任务调度特点的粒子初始化编码方式、粒子位置转移公式以及禁忌搜索邻域。通过与禁忌搜索相结合,避免了离散粒子群算法早熟问题。通过实验以及算法对比,表明提出的算法是快速有效的,能够很好地解决并行测试任务调度问题,求得测试总时间最短的任务调度序列。     

OpenMDSP: Extending OpenMP to Program Multi-Core DSPs

Abstract Multi-core digital signal processors （DSPs） are widely used in wireless telecommunication, core network transcoding, industrial control, and audio/video processing technologies, among others. In comparison with general-purpose multi-processors, multi-core DSPs normally have a more complex memory hierarchy, such as on-chip core-local memory and non-cache-coherent shared memory. As a result, efficient multi-core DSP applications are very difficult to write. The current approach used to program multi-core DSPs is based on proprietary vendor software development kits （SDKs）, which only provide low-level, non-portable primitives. While it is acceptable to write coarse-grained task-level parallel code with these SDKs, writing fine-grained data parallel code with SDKs is a very tedious and error-prone approach. We believe that it is desirable to possess a high-level and portable parallel programming model for multi-core DSPs. In this paper, we propose OpenMDSP, an extension of OpenMP designed for multi-core DSPs. The goal of OpenMDSP is to fill the gap between the OpenMP memory model and the memory hierarchy of multi-core DSPs. We propose three classes of directives in OpenMDSP, including 1） data placement directives that allow programmers to control the placement of global variables conveniently, 2） distributed array directives that divide a whole array into sections and promote the sections into core-local memory to improve performance, and 3） stream access directives that promote big arrays into core-local memory section by section during parallel loop processing while hiding the latency of data movement by the direct memory access （DMA） of a DSP. We implement the compiler and runtime system for OpenMDSP on PreeScale MSC8156. The benchmarking results show that seven of nine benchmarks achieve a speedup of more than a factor of 5 when using six threads.     

自适应二进制算术编码的动态可重构实现研究

针对H.266/VVC视频编码标准下的上下文自适应二进制算术编码器编码速度慢、资源开销大的问题,面向可重构结构依据算法的内在并行特性优化了编码架构,并基于动态可重构阵列处理器设计实现了CABAC编码器常规编码模式下的并行映射方法,阵列结构能够根据编码输入对优化后的算法进行动态重构,在避免专用硬件编码器较高的资源开销情况下利用软件重构的方法实现熵编码过程,保证编码准确性的同时提高了视频数据流编码效率,为此类运算密集型算法的硬件实现提供了更为灵活高效的参考途径。仿真结果表明,映射实现的编码过程中每个编码周期完成5个二进制序列的编码,平均编码效率达到384.13Mbin/s。基于FPGA的测试结果表明,软件重构方法与专用硬件实现的编码器相比,资源开销降低且编码效率提升5.47%,与同类型可重构视频编码结构相比,编码效率提升7.03%。     

基于资源分配网络的小数据集并行集成学习方法

机器学习领域中,如何在小规模的训练数据集上获得一个具有稳定的高计算精度的算法模型,一直以来都是一个棘手而富有挑战的问题。从算法模型出发,提出了一种基于扩展卡尔曼滤波器的资源分配网络并行集成学习方法。该集成系统由多个带有扩展卡尔曼滤波器的资源分配网络（RANEKF）组成,并且每个RANEKF子网的输入由原始数据集中的输入经过随机权值的修正得到。通过和其他神经网络构成的集成学习算法的实验对比,发现提出的方法在小训练集上拥有更高的计算精度和稳定性。