基于FPGA的高速脉冲恒流控制系统的设计

结温是表征发光二极管品质和寿命的一个关键因素,针对电致发光光谱检测法测量LED芯片结温需要脉冲电流精确可控的突出问题,以Xilinx XC3S400 FPGA为核心,设计并开发了一套高速度、高精度的脉冲恒流控制系统。该系统根据从PC接收的数据精确控制LED上脉冲电流大小、脉冲周期、脉冲宽度,同时在保证脉冲电流的升降时间小于5μ~s的情况下将过冲控制在5%内,以避免因冲击电流过大而损坏LED,为非接触式测量LED灯具中芯片结温提供了极大的方便。该系统稳定可靠,效果良好。     

基于FPGA的PN码捕获和跟踪技术的研究与实现

研究了在直接序列扩频通信中基于FPGA的基带PN码(扩频码)的捕获跟踪技术。在PN码解调中,介绍了串并混合的捕获方案和基于迟早门的跟踪方案。以Quartus II作为平台采用Verilog HDL的硬件描述语言进行设计,并进行了Modelsim的仿真测试,最终下载到具体FPGA器件进行了基带的传输测试。     

基于FPGA和USB芯片的加密盒设计与实现

针对网络信息安全领域对数据加密和快速处理的需求,设计了一种基于FPGA和USB2.0芯片的数据加密盒,实现了高安全性的国产SM4对称密码算法。该设备在30个明文分组、10 000次循环的测试条件下数据加密速度可达到126 Mb/s。     

基于FPGA的多路矿用气体传感器智能调校系统

矿用气体传感器因煤矿安全被大量使用,国家规定必须定期进行调校,目前的传感器调校系统可同时对5-8台传感器进行调校,针对大中型煤矿生产过程中需要调校的矿用气体传感器数量大、调校耗时长的现状,提出了一种基于单片机与现场可编程门阵列（FPGA）的64路气体传感器调校系统,介绍了系统的整体设计并详细阐述了该系统的气路控制模块和传感器输出信号采集模块,使用Verilog语言在QuartusⅡ工具中实现FPGA的逻辑设计、仿真和综合。结果证明：该系统能有效地完成对64路气体传感器同时调校的目的,很大程度节省了人力消耗,提高了调校效率,节约了调校时间。     

一种基于FPGA的实时视频跟踪系统硬件平台设计

提出一种基于FPGA的视频跟踪系统硬件平台的设计方法,包括主控芯片、CMOS图像采集、多端口SDRAM控制器、图像VGA显示、SOPC系统和云台控制驱动等电路的设计。通过该平台,可以实现实时图像采集、缓存、显示和云台驱动;在SOPC系统中加入代码,可以实现运动目标的检测、跟踪、定位,改变云台转动方向,实现自主跟踪。     

基于FPGA的CCD低噪声测量系统设计

为了提高电荷耦合器件(CCD)一维尺度无接触测量系统的精度和集成度,设计了以现场可编程门阵列(FPGA)器件为核心的测量系统。对CCD输出信号进行低通滤波和相关双采样技术处理,降低了CCD信号噪声。模拟信号转换为12位数字信号后,传输至FPGA内嵌的FIFO中,提高了系统的集成度和稳定性。使用Verilog HDL语言对驱动时序发生器进行了硬件描述,并通过夫琅禾费单缝衍射实验来验证系统的可靠性和精度,实验表明:该系统稳定,精度达到0.82%。     

超声波传感器深度增益补偿电路设计

为了补偿超声探伤信号在动车组转向架中的传播损耗,利用超声波传感器,根据深度增益补偿的基本原理和微弱信号在不同深度处的衰减规律,设计了基于现场可编程门阵列(FPGA)的数字可控制式的增益放大补偿方法和电路。由XC6SLX16型FPGA的PLL模块产生精确的时钟控制信号,并输出数字量到DA芯片产生补偿电压曲线控制AD8330的放大增益倍数,再使深度补偿增益后的回波模拟信号进入LTC2249芯片内转换成数字信号,以便为下级数字信号再处理使用。实验结果表明:在超声波探伤仪系统的电路输入端加入频率为5 MHz、峰峰值为2 mV的正弦波激励后,通过改变步进值为5 dB的3种不同增益的大小,可以实现不同的放大增益,使衰减得到补偿。     

基于集成温度传感器的硅微陀螺仪数字化温度补偿研究

提出了一种基于集成温度传感器的硅微陀螺仪数字化温度补偿方法。首先,介绍了集成温度传感器的硅微陀螺仪基本结构原理,分析了硅微陀螺仪动力学方程以及温度变化对硅微陀螺仪谐振频率、品质因数、标度因数和零偏的影响。然后,设计了基于FPGA的硅微陀螺仪数字化补偿电路。最后,经过温度特性实验得到标度因数和零偏随温度变化曲线,建立了温度补偿模型,提出分段温度补偿方法。经过温度补偿后,标度因数和零偏的温度系数分别由316.66×10-6/℃和366.22°/(h·℃)减小为69.67×10-6/℃和115.25°/(h·℃),证明了补偿方法的正确性和可行性。     

图形处理器片段处理单元的设计与实现

针对图形处理器三维引擎中对图形的后期处理需求,实现片段写入帧缓冲区前的测试、混合、逻辑操作、累积、清除和屏蔽等关键功能。分析并提取了OpenGL核心库中的片段处理相关函数,确定了片段处理单元要实现的功能;合理安排多个片段处理功能的执行顺序,设计了基于流水线的片段处理单元结构;采用Verilog HDL对电路进行描述,采用 Cadence NC-Verilog 仿真工具进行虚拟验证,采用 Xilinx 的 ISE 工具进行综合,并在 Xilinx Virtex6 XC6VLX760 FPGA上进行原型验证,电路工作频率可以达到180 MHz,测试功能正确。在SMIC 65 nm CMOS工艺下,采用Synopsys Design-Compiler对设计进行综合,电路工作频率达到300 MHz,满足设计需求。     

基于IEC61850-9-2合并单元的研究与设计

介绍了一种智能变电站合并单元的设计方案,采用现场可编程逻辑阵列（FPGA）作为硬件框架,充分利用FPGA的模块化编程和多任务处理的特点,通过在FPGA芯片上配置NiosII软核处理器和相关接口,完成合并单元采样脉冲同步、数据采集及处理,将数据按照IEC61850-9-2标准组帧通过以太网与过程层设备通信发送至过程层设备。运用MMS Ethereal软件对本合并单元输出的电压、电流信号进行测试,结果表明该合并单元所送数据与接收数据一致,符合9-2标准。本装置可以实现了合并单元多任务、大信息量及实时高通速信的要求,具有较强的实用价值。