Concurrent error detection of fault-based side-channel cryptanalysis of 128-bit RC6 block cipher

Fault-based side channel cryptanalysis is very effective against symmetric and asymmetric encryption algorithms. Although straightforward hardware and time redundancy based concurrent error detection (CED) architectures can be used to thwart such attacks, they entail significant overhead (either area or performance). In this paper we investigate two systematic approaches to low-cost, low-latency CED for symmetric encryption algorithm RC6. The proposed techniques have been validated on FPGA implementations of RC6, one of the advanced encryption standard finalists.     

基于VHDL实现单精度浮点数的加／减法运算

研究了单精度浮点数加／减法的结构及其设计方法，并在Aldec公司的Active—HDL软件环境下，采用VHDL语言进行设计，并进行了仿真验证，计算精度可以达到10^-7。     

A reconfigurable VLSI-based double-lens tracking camera

Watching and tracking an object while seeing a much wider view is one of advantages of the eye system. We proposed and developed a tracking camera system that mimics the eyes by using double-lens modules. In the system, a wide view is captured through the wide-lens module, while the target in it is tracked and magnified through the telescopic lens module. Electronic circuits for tracking control are implemented onto the reconfigurable VLSI or FPGA in order to embed the parallelism in the tracking algorithm into the hardware. A successfully developed FPGA-based prototype performs high-speed tracking at the video-rate. This work was present in part at the 12th International Symposium on Artificial Life and Robotics, Oita, Japan, January 25–27, 2007     

MPEG-2节目复用器中的关键技术及实现

提出MPEG-2节目流复用器的两项关键技术的实现方案，即PCR调整和PID置换，并给出基于FPGA的实现方法。     

一种用QuartusII实现的电子钟系统

对EDA技术的两种软件平台QuartusII和原有的MAX PlusII软件进行了比较，并利用QuartusII软件平台实现了电子钟系统的设计；该电子钟系统能精确计时并显示时间；有复位开关、设定开关和调整按钮可使系统复位及进行时间设定和调整。     

基于FPGA的位同步信号提取

同步是通信系统中一个非常重要的实际问题。在同步通信系统中,同步系统性能的降低会导致通信系统性能的降低,甚至使通信系统不能正常工作。因此,同步是信息能够正确可靠地进行传输的前提。介绍一种基于FPGA的锁相环位同步提取技术的原理,并用VHDL语言编程实现,在QuartusⅡ下编译仿真通过,给出仿真波形图。经分析该设计稳定可靠,且能够完成要求。     

光时域反射计的设计与实现

文章介绍了一种光时域反射计的设计和实现,详细介绍了各个硬件模块和使用FPGA实现数据等效采样和消噪处理的方法.模块配备LAN和RS232接口,方便集成以及分布式部署,利于推广应用,从而带来较好的经济、社会和管理效益.     

直升机发动机超转实验系统的测频设计

本文采用FPGA技术测量直升机发动机转速,介绍了双通道等精度测频的原理,设计了信号调理电路,并在FPGA上设计了Verilog代码,在实际应用中测量直升机发动机转速表现了良好的系统实时性能。     

基于FPGA的数字下变频SDR-PHS系统的设计及实现

软件无线电SDR(Software Defined Radio)技术改变了传统的硬件无线电平台,是一种具有弹性的软件无线电平台,它支持不同的无线通信标准和系统的要求。而现场可编程门阵列FPGA(Field Programmable Gate Array)由于其可灵活编程的特点,其处理能力、逻辑资源规模的不断增强,在需要灵活配制的SDR设计中承担着越来越重要的角色。本文从软件无线电的设计思想出发,描述一种应用于个人手持式电话系统PHS(Personal Handyphone System)中基于FPGA的数字下变频SDR处理方案的设计分析及其实现过程,阐述基于硬限幅和RSSI幅度信息恢复的低成本SDR实现方法。仿真试验结果验证了该方法的有效性和可靠性。