Xilinx FPGA的嵌入式系统开发过程

围绕Xilinx公司FPGA中的MicroBlaze软核微处理器,对其体系结构、设计流程和相关开发工具进行了详细介绍,并且通过一个实例说明了以MicroBlaze软核处理器为内核的嵌入式系统的开发过程。     

基于FPGA的高速多路视频数据采集系统

针对同时处理高速多路视频数据的需求,以NiosII软核CPU为核心,通过在FPGA上构建可编程片上系统（Sys—ternOnProgrammableChip,SOPC）,利用SOPC系统自定义外设接口,配合DMA技术,完成对A／D转换后的多路视频数据的同时解码采集。视频解码模块采用滑动窗法快速检测定时基准信号。FPGA可重构的特性可以使系统根据实际应用需要在原方案基础上扩展、裁减功能模块,并根据资源情况重构系统,达到资源与效率的最优匹配。     

提高定点精度的FPGA信号处理算法

为了满足速度、功耗等诸多限制的要求,数字信号处理算法常使用FPGA实现。而实现时由于硬件特点,通常将浮点运算转换成定点运算,但定点转换设计流程复杂、周期长,且存在数据范围和精度之间的矛盾。利用浮点数的优点,本文改进了基于FPGA的定点数的基本运算规则,有效解决了上述矛盾。本文详细论述了实现移位、加/减、乘、除基本运算模块的方法和步骤,最后以FIR数字滤波器为设计实例。仿真结果表明:改进的定点数算法比定点运算误差小、精度高、数据范围宽,能有效地防止溢出。     

基于FPGA的高速二维DCT变换的研究与实现

空间科学实验中图像的分辨率不断提高、数据量越来越大,因此需要对图像数据进行星上压缩处理后再进行传输。FPGA具有低功耗、高性能的特点,已普遍应用在卫星的各种有效载荷上,因此可采用FPGA实现图像压缩。基于FPGA的图像压缩算法的核心是DCT变换,而DCT变换中需消耗大量的乘法资源。为了提高图像压缩的效率,同时减少对专用乘法器的依赖,本文就充分利用FPGA中的BRAM与LUT资源,使用改进型的分布式算法、流水结构和乒乓操作,在避免使用乘法器的同时,实现JPEG压缩算法中的DCT变换,具有良好的可移植性。经验证,该方法用于基于FPGA的JPEG图像压缩系统中,相比传统DCT快速算法运算速度显著提高。     

基于FPGA&ASIC的专用USB接口设计与实现

无驱型USB KEY专用接口的设计和实现是基于FPGA&ASIC的. 该设计主要使用Verilog语言在FPGA上实现USB协议,并提供针对USB收发器和微控制器的接口. 通过该接口USB KEY在接入系统后不需要驱动程序即可正常使用. 该设计通过了软件的仿真并在FPGA上进行了硬件验证.     

关注区可变的实时仿真方法与平台

交直流混合电网的实时仿真既要考虑电力电子设备的开关特性,又要保证适应较大的电网规模,在实际工程中面临诸多困难.给子网络赋予动态可变的关注标志,对关注子网络采用存储压力小的节点消去法,对非关注子网络采用计算量少的线性组合法,从而保证骨架型节点电压法的实用性.在Xilinx公司的Virtex-7 FPGA VC709开发板中,采用无缝的并行化仿真计算程序对接方式和灵活的结构参数查询方法解决了现场可编程逻辑门阵列资源的紧缺问题,设计了一种关注区可变的实时数字仿真平台.以典型的交直流混合电网为例,仿真验证了所提方法的可行性与所研发平台的有效性.     

CPLD/FPGA在工件取放设备中的应用

在分析PLC优缺点的基础上，提出一种利用在线可编程逻辑控制代替PLC的新技术。此外，给出了用在线可编程器件CPLD/FPGA组成的、VHDL语言实现的工件取放设备控制电路设计和程序。     

Janus II: A new generation application-driven computer for spin-system simulations

This paper describes the architecture, the development and the implementation of Janus II, a new generation application-driven number cruncher optimized for Monte Carlo simulations of spin systems (mainly spin glasses). This domain of computational physics is a recognized grand challenge of high-performance computing: the resources necessary to study in detail theoretical models that can make contact with experimental data are by far beyond those available using commodity computer systems. On the other hand, several specific features of the associated algorithms suggest that unconventional computer architectures–that can be implemented with available electronics technologies–may lead to order of magnitude increases in performance, reducing to acceptable values on human scales the time needed to carry out simulation campaigns that would take centuries on commercially available machines. Janus II is one such machine, recently developed and commissioned, that builds upon and improves on the successful JANUS machine, which has been used for physics since 2008 and is still in operation today. This paper describes in detail the motivations behind the project, the computational requirements, the architecture and the implementation of this new machine and compares its expected performances with those of currently available commercial systems.     

一种基于多核嵌入式系统的TD-LTE同步校正方法

针对TD-LTE系统中同步性错误随机发生的问题,提出了一种通过ARM+DSP+FPGA平台的嵌入式系统实现帧号和原语的同步校正方法。该方法基于TD-LTE射频一致性测试仪表硬件平台,通过该嵌入式系统中ARM、DSP、FPGA间的协调工作,由GPMC模块通过帧号和原语两方面对系统同步性进行校正。在TD-LTE射频一致性测试仪表硬件平台中进行了验证,结果表明,该方法在实现帧号与子帧号同步校正的基础上明显提高了TD-LTE系统通信的稳定性。     

基于硬件Kalman滤波器的航拍云台姿态获取

航拍云台姿态获取是航空摄影中相机姿态校正的基本依据,介绍了一种基于硬件Kalman滤波器的航拍云台姿态获取的实现方法。设计中采用MPU6050作为系统的姿态传感器,它提供三轴角速度和三轴加速度数据。根据系统特征建立Kalman滤波方程对这些数据进行数据融合处理,Kalman滤波过程中的加减乘除浮点数运算由FPGA实现,外部数据的采集和时序的控制也由FPGA完成。经过对实际数据的处理实验,得出该硬件模块可以获得较为准确的航拍云台姿态,输出结果误差在-1.5°~1.5°范围内。