定子绕组诊断的分离电压和电流正负序分量法

感应电机早期定子绕组故障表现不明显,并且受到电源和负载等外部条件的影响而难以准确检测,如瞬时功率分解法受转子转速、电流波动和电源频率影响较大;对称分量法处理定子绕组不对称问题的效果不理想;同步速坐标变换法计算复杂.为此引入了分离定子电压和电流正负序分量的方法来提取故障特征.采集到的数据先进行低通滤波处理,减弱高次谐波和噪声的影响.采用电源变换消除对负序分量来源的判断;Park 变换将信号从三维坐标转换到二维坐标中;Hilbert变换的频率相移特性可以分离信号的正负序分量.仿真结果表明:该方法可以消除其他非故障因素的影响,准确提取定子电压和电流的正负序分量,并可根据电源的不对称度,分别采用定子负序电流和负序阻抗来表征故障的严重程度.该方法解决了早期定子绕组故障检测的难题,可应用于实际工程中.     

The impact of gate misalignment on the analog performance of a dual-material double gate junctionless transistor

The analog performance of gate misaligned dual material double gate junctionless transistor is demonstrated for the first time. The cases considered are where misalignment occurs towards source side and towards drain side. The analog performance parameters analyzed are: transconductance, output conductance, intrinsic gain and cut-off frequency. These figures of merits (FOMs) are compared with a dual material double gate inversion mode transistor under same gate misalignment condition. The impacts of different length of control gate (L₁) for a given gate length (L) are also studied and the optimum lengths L₁ under misalignment condition to have better analog FOMs and high tolerance to misalignment are presented.     

铝合金中元素Cr和Cu的双脉冲激光诱导击穿光谱检测

采用共线双脉冲激光诱导击穿光谱(Dual pulse laser induced breakdown spectroscopy, DP-LIBS)技术分析铝合金中微量元素含量,详细研究了共线双脉冲光谱信号强度与 双脉冲间时间延迟的关系,最佳延时为8$\sim$9 $\mu$s。在该延时条件下,双脉冲光谱信号强度比单脉冲光谱 信号强度增强了10倍以上。分别采用双脉冲激光诱导击穿光谱和单脉冲激光诱导击穿光谱(Single-pulse laser induced breakdown spectroscopy, SP-LIBS)技术,得到了以Cu I 324.75 nm, Cr I 425.43 nm 谱线为分析线 的定标曲线。与采用单脉冲激光诱导击穿光谱技术相比,铝合金中 Cu和 Cr的检测极限分别由单脉冲时的169.5 和94.5 $\mu$g/g降低至双脉冲时的21.46 和4.26 $\mu$g/g。     

基于双平行MZM调制器和四波混频效应的高倍频微波信号的光学生成

提出了一种基于双平行Mach-Zehnder调制器(DPMZM ) 和半导体光放大器(SOA ) 的四波混频(FWM ) 效应的 24 倍频微波信号光学生成方案,具有覆盖频段高、系统结构简单 和 频谱纯度较高等优点。在本方案中,低频率的微波信号 通过 DPMZM 对光源进行调制,调节直流偏置点使 DPMZM 的两个子 MZM 和主 MZM 均偏置在最大传输点,抑制 所有 奇数边带,进一步调节两个子 MZM 的调制深度和移相器的相移,完全抑制光载波和二阶边带,得到±4阶光边带;再经 过 SOA 发生FWM效应 , 产生±12 光边带,经过光电探测器拍频后可获得 24 倍频的微波信号。最后,通过仿真实验, 以 10GHz 的微波信号为驱动信号,得到了 240GHz 的微波信号,验证了方案的可行性。     

基于双解码路径DD-UNet的脑肿瘤图像分割算法

针对医学图像中病灶区域尺度不一、边界模糊和周围组织强度不均匀所导致的分割精度降低问题,提出了一种基于双解码器的脑肿瘤图像分割模型。为了增强特征的表征力,提出了高阶微分残差模块并使用不同空洞率的扩张卷积用于提取特征编码,提高了网络模型的分割性能;引入上下文语义信息感知模块(multi scale dilation, MSD),从不同的目标尺度中提取更多的精细信息,提高了对结构细节信息的捕获能力,同时减少了编解码器之间的特征差异;在空间解码路径中使用选择性聚合空间注意力模块(spatial aggregation attention module, SAAM),增加了对有效空间特征的权重比例,减少了无效的特征干扰。在脑肿瘤数据集上进行了实验验证,实验结果表明,所提算法的Dice系数、平均交并比、敏感性、特异性、准确率等指标分别为：93.35%、90.71%、91.15%、99.94%、96.75%。     

一种高性能图形板的设计与实现

介绍了一种采用高性能嵌入式图形处理器、大容量双端口视频存储器、高性能查色表以及超大规模可编程逻辑器件设计的图形显示控制板的基本组成和工作原理。     

一种直线感应电机的电磁场有限元分析

直线感应电机目前已经在地铁、轻轨等轨道交通中得到了很好的应用，在高速交通系统和其它一些游乐设施中也有光明的前景。本文针对正在建设中的直线电机综合测试试验台所用的直线电机，通过合理简化的方法建立了MAXWELL2一D仿真模型，同时也介绍了该类电机的结构和其传统等值电路。通过对有限元仿真结果与直线电机等效电路的计算值比较研究，发现用这两种不同方法得出的直线电机牵引力值和初级电流值非常接近，从而验证了仿真的正确性，仿真结果对今后控制系统的优化有着重要意义。     

黄冈电信中兴固网软交换SS设备1：0容灾机制的浅析

从中兴固网软交换SS设备1：0异地容灾切换机制着手,重点分析了中兴软交换双归属设备间数据同步机制以及在数据配置上来实现业务接管的可行性,希望能为软交换网络应急保障处置措施提供一种解决办法和思路。     

工频磁场感应线圈校准

介绍电磁兼容抗扰度试验中,常用的工频磁场感应线圈及工频磁场发生器的基本原理和相应的校准方法,并对校准结果和校准过程中遇到的问题进行了详细分析.     

Dynamically scalable dual-core pipelined processor

This article proposes design and architecture of a dynamically scalable dual-core pipelined processor. Methodology of the design is the core fusion of two processors where two independent cores can dynamically morph into a larger processing unit, or they can be used as distinct processing elements to achieve high sequential performance and high parallel performance. Processor provides two execution modes. Mode1 is multiprogramming mode for execution of streams of instruction of lower data width, i.e., each core can perform 16-bit operations individually. Performance is improved in this mode due to the parallel execution of instructions in both the cores at the cost of area. In mode2, both the processing cores are coupled and behave like single, high data width processing unit, i.e., can perform 32-bit operation. Additional core-to-core communication is needed to realise this mode. The mode can switch dynamically; therefore, this processor can provide multifunction with single design. Design and verification of processor has been done successfully using Verilog on Xilinx 14.1 platform. The processor is verified in both simulation and synthesis with the help of test programs. This design aimed to be implemented on Xilinx Spartan 3E XC3S500E FPGA.