全文获取类型
收费全文 | 1269篇 |
免费 | 143篇 |
国内免费 | 171篇 |
专业分类
电工技术 | 115篇 |
综合类 | 68篇 |
化学工业 | 78篇 |
金属工艺 | 31篇 |
机械仪表 | 102篇 |
建筑科学 | 17篇 |
矿业工程 | 8篇 |
能源动力 | 4篇 |
轻工业 | 20篇 |
水利工程 | 2篇 |
石油天然气 | 17篇 |
武器工业 | 29篇 |
无线电 | 796篇 |
一般工业技术 | 51篇 |
冶金工业 | 6篇 |
原子能技术 | 46篇 |
自动化技术 | 193篇 |
出版年
2024年 | 3篇 |
2023年 | 13篇 |
2022年 | 36篇 |
2021年 | 24篇 |
2020年 | 39篇 |
2019年 | 26篇 |
2018年 | 27篇 |
2017年 | 44篇 |
2016年 | 61篇 |
2015年 | 71篇 |
2014年 | 103篇 |
2013年 | 103篇 |
2012年 | 100篇 |
2011年 | 169篇 |
2010年 | 102篇 |
2009年 | 104篇 |
2008年 | 82篇 |
2007年 | 91篇 |
2006年 | 83篇 |
2005年 | 68篇 |
2004年 | 46篇 |
2003年 | 44篇 |
2002年 | 40篇 |
2001年 | 33篇 |
2000年 | 12篇 |
1999年 | 15篇 |
1998年 | 9篇 |
1997年 | 9篇 |
1996年 | 10篇 |
1995年 | 2篇 |
1994年 | 3篇 |
1993年 | 1篇 |
1992年 | 1篇 |
1990年 | 1篇 |
1988年 | 2篇 |
1987年 | 2篇 |
1986年 | 2篇 |
1982年 | 1篇 |
1981年 | 1篇 |
排序方式: 共有1583条查询结果,搜索用时 15 毫秒
71.
:针对现有数字FIR噪声滤除技术的噪声放大问题,结合模拟电路的方法,提出一种新的混合型FIR噪声滤波技术。该方法采用电荷泵将锁相环中数字控制的相位误差转换为模拟域电荷,调制器的输出经过一个寄存器链实现一个或数个时钟周期的延时,从中选出若干抽头分别去控制对应的分频器或相位选择器,从而量化所产生的经过各支路鉴相器的瞬时相位误差,在一个多输入电荷泵中合成为模拟域误差电荷,通过提供恒定单位直流增益,解决现有数字FIR噪声滤除技术的噪声放大问题。这种新型的滤渡器具有如下特点:离散时间域工作,模拟失配不敏感,有助于提高线性度,额外硬件开销小。 相似文献
72.
73.
This paper presents a 50 Hz 15-bit analog-to-digital converter(ADC) for pixel-level implementation in CMOS image sensors.The ADC is based on charge packets counting and adopts a voltage reset technique to inject charge packets.The core circuit for charge/pulse conversion is specially optimized for low power,low noise and small area.An experimental chip with ten pixel-level ADCs has been fabricated and tested for verification.The measurement result shows a standard deviation of 1.8 LSB for full-scale output.The ADC has an area of 4545 m2 and consumes less than 2 W in a standard 1P-6M 0.18 m CMOS process. 相似文献
74.
75.
76.
Wang Jingjing Feng Zemin Xu Rongjin Chen Chixiao Ye Fan Xu Jun Ren Junyan 《半导体学报》2016,37(5):055003-6
本论文介绍了一个带定制电容阵列的低功耗9bit,100MS/s逐次比较型模数转换器。其电容阵列的基本电容单元是一个新型3D,电容值为1fF的MOM电容。除此之外,改进后的电容阵列结构和开关转换方式也降低了不少功耗。为了验证设计的有效性,该比较器在TSMC IP9M 65nm LP CMOS工艺下流片。测试结果如下:采样频率100MS/s,输入频率1MS/s时,有效位数(ENOB)为7.4,bit,信噪失真比(SNDR)为46.40dB,无杂散动态范围(SFDR)为62.31dB。整个芯片核面积为0.030mm2,在1.2V电源电压下功耗为0.43mW。该设计的品质因数(FOM)为23.75fJ/conv。 相似文献
77.
78.
This paper presents a high-speed column-parallel cyclic analog-to-digital converter(ADC) for a CMOS image sensor.A correlated double sampling(CDS) circuit is integrated in the ADC,which avoids a stand-alone CDS circuit block.An offset cancellation technique is also introduced,which reduces the column fixed-pattern noise(FPN) effectively.One single channel ADC with an area less than 0.02 mm~2 was implemented in a 0.13μm CMOS image sensor process.The resolution of the proposed ADC is 10-bit,and the conversion rate is 1.6 MS/s. The measured differential nonlinearity and integral nonlinearity are 0.89 LSB and 6.2 LSB together with CDS, respectively.The power consumption from 3.3 V supply is only 0.66 mW.An array of 48 10-bit column-parallel cyclic ADCs was integrated into an array of CMOS image sensor pixels.The measured results indicated that the ADC circuit is suitable for high-speed CMOS image sensors. 相似文献
79.
80.
多比特子DAC的电容失配误差在流水线AIX:输出中引入非线性误差,不仅严重降低AEK、转换精腰.而且通常的校准技术无法对非线性误差进行校准.针对这种情况,本文提出了一种用于16位流水线ADC的多比特子DAC电容失配校准方法.该设计误差提取方案在流片后测试得到电容失配误差.进而计算不同输入情况下电容失配导致的MDAC输出误差,根据后级的误差补偿电路将误差转换为卡乏准码并存储在芯片中,对电容失配导致的流水级输出误差进行校准.仿真结果表明.卡《准后信噪失真比SINAD为93.34 dB.无杂散动态范围SFDR为117.86 dB,有效精度EN()B从12.63 bit提高到15.26 bit. 相似文献