深亚微米工艺下集成电路的电磁兼容性设计（上）

随着IC设计逐步进入VDSM阶段，SOC逐步成为设计的主流，IC设计需要关注的问题也在逐步增加。以前设计时，主要关注芯片面积的大小；在80年代后期，延时(Delay)逐渐成为设计人员关注的问题；进入90年代芯片的功率消耗也成为必须考虑的问题；近来制造中的成品率(Yjeld)，芯片工作中的可靠性，以及电磁干扰噪声(EMI—Noise)也开始成为设计必需满足的条件了。     

基于PCI总线的高速实时数据采集系统

本文介绍了一种基于PCI总线的高速实时数据采集系统的设计与实现方法．主要讨论了高速数据采集的存储与传输的硬件解决方案，以及该系统的控制逻辑的实现，最后给出了控制逻辑仿真波形。     

要的就是点对点：优派N4200w液晶电视机

不少HTPC的用户都在抱怨很难找到一款对电脑信号有很好兼容性的液晶电视机，优派N4200w可以让大家不再为难了。[编者按]     

加强与CP／SP合作 Orange欲在法国重振旗鼓

作为法国移动通信市场的领先者，Orange在CP/SP发展模式上走过了一条从相对封闭到半开放的道路。由于较好地平衡了掌控价值链与促进发展两者之间的关系，Orange实现了CP/SP相关业务的快速增长。法国Orange的经营实践可供国内运营商参考借鉴。[编者按]     

2.5GHz低相位噪声CMOS LC VCO的设计

用0 .35μm、一层多晶、四层金属、3.3V的标准全数字CMOS工艺设计了一个全集成的2 .5 GHz L C VCO,电路采用全差分互补负跨导结构以降低电路功耗和减少器件1/ f噪声的影响.为了减少高频噪声的影响,采用了在片L C滤波技术.可变电容采用增强型MOS可变电容,取得了2 3%的频率调节范围.采用单个16边形的对称片上螺旋电感,并在电感下加接地屏蔽层,从而减少芯片面积,优化Q值.取得了在离中心频率1MHz处- 118d Bc/ Hz的相位噪声性能.电源电压为3.3V时的功耗为4 m A.     

噪声协方差估计在惯性导航系统误差模型中的仿真研究

在系统常值误差未知的情况下对线性时变随机系统误差协方差进行估计的新方法。该方法通过构造一个新的时间序列，其协方差由未知参数的线性组合组成，然后用递推最小二乘法来计算新序列的协方差，该方法并不需要任何关于噪声的先验知识。从仿真结果来看达到了满意的效果。     

CATV前端系统的维护

从供电设备、信号接收、设备的检测等方面叙述了CATV前端系统的维护。     

FF现场总线的网段负载能力的设计及计算

从生产安全运行的管理要求；电压压降和电流的限制及信号的衰减；网络运行时间的要求；系统设计的影响；备用能力的考虑等各个方面，结合上海赛科聚苯乙烯项目的具体设计，分析隔爆条件下FF现场总线的H1网段负载能力的设计，以供大家探讨。     

一种高精度的非平稳随机信号实时建模算法研究

针对传统的非平稳随机信号时变参数筹分模型算法的不足,论文把非平稳随机信号时变参数差分模型与一种带自适应遗忘因子的RLS算法结合起来,形成一种有效的非平稳随机信号实时建模算法,仿真分析表明该算法不仅能获得快的收敛速度而且能获得高的建模精度。     

民用高清的先锋 索尼HDR-HC3

虽然现在有越来越多的高清电视进入到寻常百姓家，但是对于民用DV来讲，发展的速度还是有些跟不上。现在各大厂商主推的产品都在跟MiniDV磁带较劲，但是在输出信号上的改进并不大。