导电胶在倒装芯片互连结构中的应用进展

介绍了导电胶的基本分类以及导电胶的渗透理论;讨论了各向异性导电胶(ACA)、各向同性导电胶(ICA)、绝缘粘合剂(NCA)在倒装芯片互连结构中的应用;分析了导电胶互连的可靠性。最后展望了导电胶的发展趋势。     

基于MEMS工艺的电热致动器研究进展

基于MEMS工艺的电热致动器具有与集成电路兼容的驱动电压、大的致动位移和致动力,比静电致动器、压电致动器和磁致动器有更大的优势,是现阶段致动方式的研究热点.高精度、高可靠度、可控和稳定性好的电热致动器是未来研究的新方向.针对MEMS微加工工艺制作的固体材料电热致动器,综述了电热致动器的结构形式、典型应用、模型建立以及测试方法的研究现状和主要研究成果.对电热致动器的结构设计、建模分析和测试技术方面的关键技术和存在的主要问题进行了分析和展望,以期为基于MEMS工艺的电热致动器的设计、分析和测试提供借鉴和参考.     

VO2/Al2O3复合膜系制备及其相变特性

钒的氧化物具有对温度敏感的半导体-金属可逆相变特性.在多种钒氧化合物中,VO2的相变温度点约为68℃,适用于很多应用领域.VO2长期暴露在空气中时,会被氧化.研究了通过制备VO2/Al2O3复合膜系来保持氧化钒薄膜的稳定性的方法.采用TFCalc薄膜设计软件,设计了VO2/Al2O3复合膜系.依据材料的折射率和消光系数,优化了膜系各膜层的厚度,分析了复合膜系的相变特性.采用磁控溅射方式制备了氧化钒薄膜,再通过氧氩混合气氛热处理得到VO2占主要成分的氧化钒薄膜.在氧化钒薄膜上采用射频磁控溅射方法封装了120 nm厚的Al2O3膜.利用分光光度计测量分析了膜系的相变特性,Al2O3膜对VO2膜的相变性能影响很小.Al2O3膜适于VO2薄膜的封装.     

低功耗DDR高速信号的封装布线方案设计及信号完整性分析

不同于印制电路板的制作工艺,芯片封装基板的走线更细,线间距更窄。狭小的布线空间使传输线效应更为明显,而且封装设计的好坏直接影响芯片是否可以正常工作,同时芯片成本的控制要求布线层尽量要最少。这些问题使得高速信号布线面临严峻的挑战。在国家科技重大专项的资助下,使用全波电磁场仿真工具进行建模分析,研究了布线中线宽、线间距和参考地对信号传输质量和信号间串扰的影响,并且基于一款低功耗DDR高速芯片的双层封装布线设计,在实际设计方案中对分析结果进行了仿真验证,最终得到了一种高质量、低成本封装基板高速布线方案,速率达到1 333 Mb/s。     

中国集成电路产业步入加速发展期

1产业规模加速增长,产业发展亮点频现2014年全球半导体产业发展势头良好。在移动互联网、云计算、大数据、物联网等新兴应用领域的带动下,全年全球产业规模达到3 331.51亿美元,同比2013年增长了9%。而受国家对集成电路产业加大政策扶持的带动,2014年中国集成电路产业呈现加速增长的势头。全年产业销售额规     

东芝:物联网解决方案ApP Lite TZ5000系列扩容

东芝公司宣布该公司将推出以物联网(IoT)为目标的TZ5010XBG、TZ5011XBG、TZ5021XBG和TZ5023XBG来扩大其ApP Lite处理器阵容。这些产品通过东芝专有的基于硬件的电源管理技术和系统集成技术来降低功耗,从而实现高内存效率和强大的安全特性。基于ARM Cortex-A9双核处理器的TZ5010XBG和TZ5011XBG应用处理器整合了高速Wi-Fi802.11ac、图形和视频引擎用内置基带。这些产品适用于其媒体和高清晰图片需要较大数据容     

TDK用于LTE频带1的新型爱普科斯双工器

TDK集团近日发布了一款用于LTE频带1的新型爱普科斯(EPCOS) 双工器,其特点是达60d B时发送和接收通道都具有良好的隔离性能。该B8651双工器基于SAW技术,封装尺寸很小,仅为1.8mm x 1.4mm。由于发送和接收信号之间具有良好的隔离性能,新型爱普科斯(EPCOS) 双工器可与节省功耗的包络检测功率放大器相结合,且无需额外的预滤波。这样可显著简化前端设计,从而大大降低了成本。新型双工器的另一个优势是典型插入损耗低,发送通道仅为1.9d B,因此可进一步节省     

数模混合高速集成电路封装基板协同设计与验证

介绍了数模混合高速集成电路(IC)封装的特性以及该类封装协同设计的一般分析方法.合理有效的基板设计是实现可靠封装的重要保障,基于物理互连设计与电设计协同开展的思路,采用Cadence APD工具以及三维电磁场仿真工具实现了特定数模混合高速集成电路(一款探测器读出电路)的封装设计与仿真论证,芯片封装后组装测试,探测器系统性能良好,封装设计达到预期目标.封装电仿真主要包含:封装信号传输通道S参数提取、电源/地网络评估,探测器读出芯片封装体互连通道设计能满足信号带宽为350 MHz(或者信号上升时间大于1 ns)的高速信号的传输.封装基板布线设计与基板电设计协同分析是提高数模混合高速集成电路封装设计效率的有效途径.     

您不可能打破物理定律 但开启新的测量视野可以为您另辟蹊径

如果您是从事前沿DDR存储器设计工作的工程师,那么一定深有体会,想要在探测接入空间更有限、封装密度更高的条件下进一步提高DDR存储器的速度、降低功耗并减小体积何其之难。但是不要绝望,您还有我们。是德科技能够在DDR芯片开发所有阶段提供卓越的硬件和软件解决方案。从设计到仿真,从测试到调试,再从验证到一致性测试,我们能够为您提供全方位的服务。     

EPC核心网接口带宽流量的规划设计

介绍EPC架构核心网主要接口类型、接口协议栈组成;考虑LTE话务模型、峰均比、封装协议效率、装载率等因素,运用带宽流量分析的方法,并以举例的方式计算接口流量,为EPC核心网规划提供了参考。