摩擦缓冲器设计研究

建立了一种由摩擦环和缓冲簧组成的摩擦缓冲器的数学物理模型.重点分析了该类摩擦缓冲器的缓冲特性,研究结果对提高自动武器的设计质量,尤其是对射击频率有特殊要求的自动武器提供有益参考.     

一种适用于通用CPU的高命中率、低功耗TLB

为了提高 CPU的速度和更有效的管理物理内存 ,一般都采用转换查找缓冲器 (TLB)将虚拟地址转换为物理地址。文中介绍一种适用于 3 2位通用 CPU的 TLB结构。这种 TLB采用组相联映射、两种页粒度结构 ,采用静态存储结构作为其基本存储单元 ,同时应用了静态存储单元的低功耗设计来降低 TLB的功耗。     

HDTV视频解码器中码率缓冲的实现方法

对于采用ＭＰＥＧ－２编码格式的视频流,由于视频信源的非平衡特性和不同类型帧采用不同的压缩算法,导致序列中各类型图像之间的数据量存在较大差异。而经解码后显示的帧速率是恒定的,这就要求在解码端有一个缓冲器来实现输入码率与输出码率间的过渡。基于此,介绍了ＭＰＥＧ－２标准中对码率缓冲器的有关规定,阐述了高清晰度电视视频解码器对码率缓存的实际要求,提出了一种实现码率缓冲器的方法。     

一种新型快速精确定位的供弹机研究

为实现火炮供弹机设计中速度和精度两大目标之间的平衡,提出了一种基于液压缓冲器阻尼、电机能耗制动协同减速及机械限位定位的供弹机设计方案,该方案采用基于电流环和两级速度环控制电路的普通直流电机驱动方式,有效地克服了现有火炮供弹机方案中采用伺服控制技术带来的驱动器电路复杂、成本高和可靠性差等缺点。试验验证了基于该方案的供弹机运动速度快、定位精度高且工作性能稳定。这种采用电气控制和液压缓冲器相结合的组合定位方式,可为其他火炮同类问题解决提供新的思路和参考。     

CMOS缓冲器的时延估算模型

随着集成电路生产工艺的进展，互连线在集成电路设计中的影响越来越大。为了减小互连线的影响，通常在芯片互连中插入缓冲器，但这样做会增加时延。因此，为了精确地对系统进行时延估计，必须对缓冲器的时延进行估算。基于Sakurai的器件模型，提出了一种新的缓冲器时延估算模型。     

一种无片外电容LDO的稳定性分析

电路如果存在不稳定性因素,就有可能出现振荡。本文对比分析了传统LDO和无片电容LDO的零极点,运用电流缓冲器频率补偿设计了一款无片外电容LDO,电流缓冲器频率补偿不仅可减小片上补偿电容而且可以增加带宽。对理论分析结果在Cadence平台基上于CSMC0.5um工艺对电路进行了仿真验证。本文无片外电容LDO的片上补偿电容仅为3pF,减小了制造成本。它的电源电压为3.5～6 V,输出电压为3.5 V。当在输入电源电压6 V时输出电流从100μA到100mA变化时,最小相位裕度为830,最小带宽为4.58 MHz     

对电梯非线性缓冲器试验数据的疑问与初步分析

1对非线性缓冲器试验数据的疑问 在非线性蓄能型缓冲器的型式试验报告中，试验数据表中的内容表达了试验的测量数据及计算结果，该数据对缓；中器设计具有重要意义。现将一份非线性蓄能型缓冲器型式试验报告中的试验结果摘录如表1和表2所示。     

CRH2型动车组用密接式车钩和缓冲器四级检修方案分析简

制定了适用于CRH2型动车组中间车钩、前端车钩、中间车缓冲器和前端车缓冲器的四级检修方案,以确保车辆整体性能.     

基于连续页面合并以及缓存的硬件载入技术

提出了一种基于连续页面合并以及PTE基址缓存的硬件载入技术。对硬件载入改进有两种方法,分别是:合并Main TLB中物理页号、虚拟页号均连续的两个表项,扩大了Main TLB容量,降低TLB缺失率,减少硬件载入次数;缓存硬件载入过程中第一次查询页表得到的PTE基址,有相同PTE基址的虚拟页号将不需要进行第一次页表查询,节省了一半时间。     

论缓冲秤中冲击力的理论分析

对冲击力的理论分析和计算是缓冲秤设计成功与否的关键因素,本文通过对重物冲击秤台时的受力过程进行理论分析,提出一种缓冲器容量计算公式,以供借鉴。