一种低回踢噪声高速电压比较器的设计

通过对现有几种闩锁比较器的分析和比较,提出一种应用于流水线ADC中改进的动态闩锁电压比较器结构,该结构具有较小的功耗和回踢噪声的特点。并采用0.18um CMOS1P6M工艺对电路进行设计,在电源电压为1.8V的条件下,对电路进行仿真,仿真结果表明它的回踢噪声小,输入敏感电压误差小于2mV,最高工作频率200MHz,功耗270uW。     

高速锁存器半稳态发生概率的分析及优化

提出了锁存器半稳态发生概率（MSS）的优化公式,引入半稳态发生概率相关因子γ,给出了锁存器PMOS与NMOS管宽长比之比及加速电容与γ的相互关系。同时,采用交流小信号频域分析法,对高速比较器中的锁存器的宽长比进行了优化,给出了锁存器的最佳宽长比,以使半稳态的产生机率达到最小。两种方法优化的结果相一致。     

宽频段短期频率稳定度测试系统方案设计

采用差拍-多周期测量法进行高精度频率稳定度测量,针对高品质频率源需要进行宽频段短期频率稳定度测试的要求,研制宽频段差拍比较器,根据测试要求,组建的系统实现了微波频率和零头频率点频的频率稳定度测量。采用双平衡肖特基势垒二极管电路进行混频,尽可能的减少有源器件引入的噪声干扰。编制相关测试软件和数据处理软件,大大提高测试精度和测量效率。     

一种高精度热释电传感器检测电路

提出了一种高精度热释电人体红外检测电路,该电路具有高精度、高灵敏度的特点,适合于各种实用控制电路。     

一种5位10 GHz SiGe BiCMOS比较器

SiGe BiCMOS提供了性能极其优异的异质结晶体管(HBT),其ft超过70 GHz,β>120,并具有高线性、低噪声等特点,非常适合高频领域的应用。基于SiGe BiCMOS工艺,提出了一种高性能全差分超高速比较器。该电路由宽带宽前置放大器和改进的主从式锁存器组成,采用3.3 V单电压源,比较时钟超过10 GHz,差模信号电压输入量程为0.8 V,输出差模电压0.4 V,输入失调电压约2.5 mV;工作时钟10 GHz时,用于闪烁式A/D转换器可以达到5位的精度。     

一种应用于高速高精度模数转换器的比较器

提出了一种基于BiCMOS工艺的高速高精度时钟控制比较器.该比较器包含一级预放大器、动态锁存器及时钟控制反相器.预放大器采用正反馈放大技术保证了增益和速度,锁存器采用两个正反馈锁存器和额外的反馈环路提高了锁存的速度.基于3.3 V 0.35 μm BiMOS工艺进行了设计和仿真,结果表明该比较器可以应用于160 MS/s高精度流水线模数转换器.     

几种用于高速数字通信系统中的锁存比较器

在分析、比较了高速数字系统中常用的几种低耗锁存比较器电路的基础上,重新提出了三种新颖的高速、低耗锁存比较器,其中有两种是BiCMOS锁存比较电路.经过仿真试验后,说明了这几种锁存比较器完全满足于高速数字通信系统的性能要求.     

高速硅微条探测器中流水线ADC的设计与实现

基于0.13μm CMOS工艺,设计了一种应用于硅微条探测器读出电路的12-bit 80MS/s流水线模数转换器。该模数转换器采用双输入运放共享倍乘数模转换器(MDAC)结构,使运放的输入端交替连接至VCM进行复位,不需要额外时钟消除级间记忆效应。比较器的比较时刻选择在下一级底极板采样开关断开之后而运放还保持在本级输出的相位,使比较器的回踢噪声不会对下级采样信号产生影响。当输入信号在1 MHz时,电路仿真结果得到:信号噪声失真比(SNDR)为71.6 dB,无杂波动态范围(SFDR)为85.6 dB,总谐波失真(THD)为-81.8 dB,有效位数(ENOB)为11.61 bit。     

工作时钟1GHz超高速电压比较器设计

超高速模数转换电路是现代高速通信和信号处理电路中的重要组成部分,而超高速比较器的设计是超高速模数转换器设计中的关键环节.文中通过综合考虑比较器的传输延时和失调电压等因素,讨论了超高速比较器的设计方法,并在基于1.8V电源电压、TSMC0.18μm CMOS工艺下设计了一个工作时钟为1GHz的超高速电压比较器,经过芯片测试,证明该比较器可以在1GHz时钟下稳定工作,失调电压仅为70μV.该比较器可以用于超高速模数/数模转换器的设计.     

用于碲锌镉探测器前端读出电路的SAR ADC设计

针对碲锌镉探测器前端读出电路要求低功耗、低噪声、高精度的特点,设计了一种12-bit、1Ms/s的逐次逼近式模数转换器(SAR ADC).该模数转换器由数模转换器(DAC)和比较器等组成.其中DAC采用电荷按比例缩放结构,利用电荷守恒原理,提高了缩放电容的匹配精度.比较器采用多级预放大器级联的动态锁存器结构,采用输出失调校准技术提高了比较器的精度.整个电路采用TSMC 0.18μm 1P6M CMOS混合工艺进行设计和实现.仿真结果表明,在1MHz的采样率、输入为97KHz正弦信号下,SAR ADC的DNL为-0.1/0.37LSB,INL为-0.44/0.32LSB,SNR为65.33dB,ENOB为10.55bit,功耗为1.17mW,满足了系统的设计要求.