LPE生产高阻厚外延产品的自掺杂改善

正高压半导体功率器件主要需求的材料为厚外延高阻的外延片,而LPE的优势在于生产厚外延产品,但厚外延高阻材料对于片内阻值均匀性的要求,与外延时的自掺杂息息相关。此文主要研究LPE上厚外延的自掺杂改善。随着家电、平板电脑、汽车等消费市场不断增长的需求,功率器件的需求量也在逐年增长,所以厚外延高阻材料需求也同步增加。厚外延的材料,主要是在LPE上生产。因LPE为多片式的炉台,所以外延阻值均匀性的改善尤为重要。     

低阻P型衬底上高阻厚层n型外延

介绍了高阻厚层反型外延片的一种实用生产技术,即在PE-2061S外延设备上,采取特殊的工艺控制在电阻率小于0.02Ω·cm的p型低阻衬底上实现了高阻厚层n型外延生长,外延层电阻率大于40Ω·cm,厚度大于100μm.研究表明:该外延材料完全可以满足IGBT器件制作的需要.     

重掺衬底对硅外延过程中系统自掺杂的影响研究

硅外延过程中,反应系统中会有掺杂杂质存在,这些杂质如果在反应过程中没有得到有效处理,进入外延层,会出现自掺杂效应,影响硅外延反应效果。反应完成之后,反应腔室内残留的掺杂杂质需要进行相应处理。常用的HCl高温刻蚀无法完全清除杂质,这些难以去除的残留物会在后续的硅外延反应中继续扩散,最终导致外延层电阻率受到干扰。这一现象被称为系统自掺杂效应,其中重掺衬底是硅外延反应过程中常见的一种掺杂剂。因此文章结合实际探究重掺衬底对硅外延过程中系统自掺杂的影响,进而依据影响提出优化建议,这对于推动硅外延反应系统优化升级有积极作用。     

重掺砷衬底外延工艺研究

在重掺砷（As）衬底上生长外延层一直是外延工艺难点。外延工艺过程中由于衬底的掺杂浓度与外延层的掺杂浓度相差很大,自掺杂与固态外扩散现象严重,使得外延过渡区变宽,工艺很难控制。在确保外延层晶格结构完整、表面质量完美的前提下,适当增加外延生长速率、降低外延生长温度可减小自掺杂与固态外扩散的影响。结合多晶硅背封法、二步外延法等对工艺过程进行优化,可有效抑制自掺杂现象从而提高外延片的质量。     

硅CVD外延自掺杂效应的分析研究

本文首先对自掺杂机理进行了分析。并采用反向补偿原理,吸附-解吸、滞流层静态-动态转换等,对工艺进行优化,在通常条件下有效地控制了自掺杂。     

Ti~(3+)掺杂的TiO_2纳米管阵列制备及其电化学阻抗谱研究

在质量分数为1.0%的HF溶液中,对纯钛片进行阳极氧化,获得了TiO2纳米管(TNTs)阵列。采用扫描电镜和X射线衍射表征了TNTs阵列的表面形貌及晶型结构。在450°C下热处理可以使TNTs由无定形态转化为锐钛矿型。将热处理后的TNTs阵列置于1.5 mol/L的(NH4)2SO4电解液中进行电化学还原,制备了Ti3+掺杂的TNTs阵列。利用电化学阻抗谱研究了掺杂时间对纳米管阻抗的影响。X射线光电子能谱显示,在-1.45 V(相对于饱和甘汞电极)下经过60 s电化学还原自掺杂,可以使TNTs表面42.19%的Ti4+转化为Ti3+,从而有效降低了晶型转变后TNTs的阻抗。     

TiO2纳米管阵列的电化学自掺杂及电容特性北大核心

阳极氧化钛箔合成高度有序的TiO2纳米管阵列。通过电化学自掺杂的方法对原始TiO2纳米管阵列电极进行改性,研究了不同掺杂条件对TiO2纳米管阵列电极电化学性能的影响,探索了电化学自掺杂的最佳实验参数。实验结果表明：电化学未掺杂的原始TiO2纳米管阵列电极表现出的最大比电容仅为1.55 mF·cm^-2,在25℃下0.5 mol/L的Na2SO4溶液中,施加5 V电压掺杂30 s后,TiO2纳米管阵列电极导电性显著增强,比电容可达到22.17 mF·cm^-2,是原始TiO2纳米管阵列电极比电容的14.3倍,电化学自掺杂显著提高了TiO2纳米管的导电性及电容性能。同时,电化学自掺杂不会损坏或改变TiO2纳米管的形貌和晶体结构。     

N~-/P~+异型高阻厚层硅外延材料

研制了N－／P+异型、高祖、厚层硅外延材料，并对厚层外延及高用异型外延中出现的问题进行了讨论，提出了提高外延材料质量的方法。