谐振式微型电场传感器芯片级真空封装及测试

为了降低传感器的驱动电压,提高该器件的品质因数和信噪比,该文研究封装材料和工艺对真空封装性能的影响,针对一种微机电系统(MEMS)谐振式微型电场敏感结构芯片,采用独特的共晶键合技术,实现该传感器的芯片级真空封装。实验结果表明,该传感器封装后的品质因数达到了30727.4,是常压封装的500倍;该封装器件具有更低的驱动电压,只需要直流分量100 mV和交流分量60 mVp-p,与常压测试时相比,分别只有原来的1/200和1/16。     

微型节流制冷器降温时间的优化研究

芯片级节流制冷器（简称MMR）是一种采用微加工工艺制成的新型节流制冷器,其轴向尺寸大幅短于传统节流制冷器,能够显著降低与之适配的红外探测器体积。为研究MMR的工作特性,建立了适用于高压力工况下气体物性沿流动方向显著变化的微槽道流动计算模型,该模型与实验验证结果符合良好。进一步在流动模型的基础上增加了微槽道换热、制冷器槽道分布和外形尺寸计算。根据计算模型制造了MMR样机并对其进行了实验研究,样机流量实验数据与计算模型符合良好。该样机在10 MPa的氮气和氩气工况下分别达到了110 K、119 K的制冷温度,制冷量分别为231 mW、479 mW,降温时间分别为250 s、70 s优于国外MMR性能,并且能够满足红外探测器对于节流制冷器的制冷性能需求。     

K波段反馈式MMIC中功率放大器

给出了一种基于功率PHEMT工艺技术设计加工的K波段反馈式MMIC宽带功率放大器。在21～29GHz的工作频段内,当漏极电压为6V、栅电压为-0.25V、电流为111mA时,1dB压缩点输出功率大于21dBm,小信号增益在13±1.5dB,输入驻波比小于3,输出驻波比均小于1.7。芯片尺寸:1mm×2.5mm×0.1mm。同时给出了一种芯片级电磁场仿真验证方法,用该方法仿真的结果和测试结果非常一致,保证了电路设计的准确性。     

芯片级封装技术研究

对刚性基板倒装式和晶圆再分布式两种结构的芯片级封装（CSP）进行了研究，描述了CSP的工艺流程；详细讨论了CSP的几项主要关键技术：结构设计技术，凸点制作技术，包封技术和测试技术；阐述了采用电镀和丝网漏印制备焊料凸点的方法。     

先进节点硅IC基板材料的挑战

先进节点半导体的设计规则能在单位面积上制作更多晶体管,要求与外部更精细的互连。先进节点硅中的材料正从低k向超低k转变,这使器件更易受应力影响。为了满足先进节点硅的要求,基板材料朝接近硅的低热膨胀系数(CTE)方向变化,且有细线条性能的高杨氏模量。本文概述了当前从不同供应商得到的基板材料的开发状况。通过采用所谓的2.5D硅插入层技术,产业也有了对基板材料的革命性方法。但是,主要的不足在于其固有成本高。本文研究了有关的替代材料,如玻璃、陶瓷和有机基板材料,并比较了它们的利弊。     

芯片级PCR仪温度模糊PID控制器设计与仿真

针对一款新型芯片级PCR仪温度智能控制系统,提出了一种基于模糊自整定PID控制算法实现该智能温度控制系统的温度快速跟踪及其控制。文中通过建立二输入三输出的自整定模糊控制器,并与经典PID控制器及其芯片级PCR仪温控系统结合起来,构建了芯片级PCR仪温度模糊PID控制系统仿真模型。仿真结果表明:模糊自整定PID控制器算法相对于普通的PID控制器算法,能大幅度地减小温度的超调量,有效实现芯片级PCR仪温度控制系统温度的精准控制,同时,该算法具有更强的鲁棒性,易于实现。     

源科发布芯片级固态硬盘rSSD T100

日前,国内知名固态硬盘厂商源科发布最新产品信息,宣布推出源科多芯片封装（MCP）产品：芯片级固态硬盘rSSD T100,该产品计划将于2011年10月正式发售。rSSD T100是源科新一代嵌入式产品,能提供比现有的存储技术更好的产品性能：     

高集成度电源管理IC

ADP5034调节器／LDO在一个小型LFCSP（引脚架构芯片级）封装中集成两个3MHz的高效率1．2A降压调节器和两个300mALDO调节器。     

芯片级10A DC/DC电源的开发

概述如今,很多不同应用的电路板都非常密集,例如,AdvancedTCA或CompactPCI平台的嵌入式系统,这使负载点(POL)DC/DC转换器面临更多尺寸和性能方面的限制。先进数字系统的设计师力图在不扩大电路板尺寸的情况下提高性能。要在一个紧凑的解决方案尺寸条件下提高性能,其中一个主要的挑战就是要找到体积较小但功率较高的POLDC/DC转换器。此外,公司与公司之间在快速推出产品方面的激烈竞争,也促使POLDC/DC转换器要满足更快的认证、布局和组装要求。一个优化的POLDC/DC转换器应该不需要任何特殊的组装或加工。目前的POLDC/DC解决…     

可重构电子系统芯片级在线自主容错方法研究

可重构电子系统芯片固定型故障的传统容错设计往往采用集中式控制方法,存在测试时间长、硬件资源利用率低、对外部控制器依赖性高等问题。因此,设计了一种具有分布式自主容错能力的可重构细胞阵列,通过将细胞内部查找表输出与参考值进行比较的方式进行循环检测,并利用冗余存储单元对故障查找表进行修复。以四位并行乘法器为例进行仿真验证,实验结果表明,新型可重构阵列的自主容错设计方法,比现有设计的硬件开销小,修复时间短,容错能力强,且设计复杂度不受阵列规模影响。