全文获取类型
收费全文 | 258篇 |
免费 | 27篇 |
国内免费 | 4篇 |
专业分类
电工技术 | 18篇 |
综合类 | 18篇 |
金属工艺 | 1篇 |
机械仪表 | 14篇 |
建筑科学 | 2篇 |
轻工业 | 4篇 |
石油天然气 | 1篇 |
武器工业 | 1篇 |
无线电 | 183篇 |
一般工业技术 | 8篇 |
自动化技术 | 39篇 |
出版年
2024年 | 2篇 |
2023年 | 4篇 |
2022年 | 6篇 |
2021年 | 5篇 |
2020年 | 7篇 |
2019年 | 2篇 |
2018年 | 6篇 |
2017年 | 6篇 |
2016年 | 8篇 |
2015年 | 7篇 |
2014年 | 14篇 |
2013年 | 13篇 |
2012年 | 25篇 |
2011年 | 18篇 |
2010年 | 26篇 |
2009年 | 22篇 |
2008年 | 22篇 |
2007年 | 14篇 |
2006年 | 12篇 |
2005年 | 12篇 |
2004年 | 9篇 |
2003年 | 7篇 |
2002年 | 6篇 |
2001年 | 1篇 |
2000年 | 12篇 |
1999年 | 2篇 |
1998年 | 4篇 |
1997年 | 1篇 |
1996年 | 1篇 |
1995年 | 1篇 |
1994年 | 1篇 |
1993年 | 1篇 |
1992年 | 2篇 |
1991年 | 3篇 |
1990年 | 3篇 |
1989年 | 3篇 |
1986年 | 1篇 |
排序方式: 共有289条查询结果,搜索用时 0 毫秒
61.
运放IC在现代音响电路中的地位可谓有目共睹。除了极少数音响厂商在其顶级放大器设计中仍“顽固”地使用分立元件以外,其他Hi-Fi厂家的产品无不渗透着运放IC的身影。业余爱好者的制作就更不在话下了。 相似文献
62.
分析电流源偏置的射极跟随器输出级的优缺点,设计一种新颖的电路结构实现接近满幅的输入/输出摆幅,保留电流源偏置的射极跟随器输出级输入电阻高、输出电阻低和失真小的优点.采用Jazz的0.5μmBiCMOS工艺制程,CADENCE的Spectre模拟器仿真,输入/输出摆幅接近满幅,电路谐波失真很小,最大的THD<2.1%(f=100kHz,RL:11k);在输入信号取不同直流电平时,输出级增益AV≈1,带宽大于10MHz. 相似文献
63.
为提高温度传感器测量精度以及测量灵敏度,设计了一款正反馈式片上温度传感器.本款温度传感器在PTAT电流源基础上,增加了运算放大器正反馈结构,克服了传统温度传感器输出电压范围较小、精度较低的缺点,对器件由于温度变化产生的微弱信号进行进一步放大,使输出电压范围极大增加,提高了测量精度以及灵敏度,进而对芯片内温度进行精准监测... 相似文献
64.
速度输出器是火控输出机中的重要环节.由于数字信号不能直接用于控制执行机构,所以速度输出器要将数字信号由DAC转换为模拟信号.为了提高抗干扰能力,速度输出器要将模拟信号隔离输出,经功率放大器将模拟信号放大输出给火炮和雷达,它是火炮和雷达速度量的重要保证. 相似文献
65.
CMOS低噪声、低漂移、低失调运放是为"心电图机专用集成电路"而设计的,要求具有高输入阻抗、高CMRR、低漂移、低失调、尤其是低的1/f噪声。CMOS器件与双极型器件和JFET器件相比,通常有较大的1/f噪声电压。由于采用特殊的设计技术,使我们研制的CMOS运放具有较低的1/f噪声,且功耗较低。经研制及投片,实例得0.05Hz~250Hz等效输入噪声电压峰峰值小于2.5μV,±2.5V到±10V电源电压下输入失调小于1mV,共模抑制比110dB以上,完全达到设计指标。该运放可广泛用于生物医学电子学及其他需要低噪声运放的场合,在±2.5V工作时亦可作为微功耗运放使用。 相似文献
66.
此前,笔者详细介绍了日本JRC公司最新的高音质运放MUSES系列的来龙去脉、特点、性能和音质评述。现在进一步介绍日本音响设计师别府俊幸的应用制作,供对此有兴趣的读者仿制参考。 相似文献
67.
68.
提出了一种自适应低通滤波器的结构和实现方法,输入信号预处理并整形后产生频率信号,频率信号经频率电压转换(F/V)电路转换成电压信号,再将该电压信号输入到模拟乘法器MLT04和电流反馈运算放大器AD844为核心构成的压控低通滤波电路.通过该电压信号调节滤波器的截止频率,从而实现滤波器频率的自动跟踪.介绍了设计原理,推导出设计公式并设计了自适应二阶低通滤波器电路.经过测试,输入信号的频率为100 Hz~10 kHz,实测结果与理论符合良好.改变F/V电路的定时电阻的阻值,电路工作频率可扩展到100 kHz. 相似文献
69.
设计了一种12位100 MS/s流水线型模数转换器。采用3.5位/级的无采保前端和运放共享技术以降低功耗;采用首级多位数的结构以降低后级电路的输入参考噪声。采用一种改进型的双输入带电流开关的运放结构,以解决传统运放共享结构所引起的记忆效应和级间串扰问题。在TSMC 90 nm工艺下,采用Cadence Spectre进行仿真验证,当采样时钟频率为100 MS/s,输入信号频率为9.277 34 MHz时,信干噪比(SNDR)为71.58 dB,无杂散动态范围(SFDR)为86.32 dB,电路整体功耗为220.8 mW。 相似文献
70.