时序电路逻辑初始化问题研究

讨论同步时序电路初始化问题,提出了一种基于电路存储元件逻辑定级和可控性分析的同步时序电路逻辑初始化方法。同时也给出了针对ISCAS89电路的一些实验结果。     

（五）信道纠错解码

在“34．368Mb／s彩色数字电视设备”中的信道纠错编码部分采用（128，120）扩大汉明码，它具有同时纠一位错、检二位错的功能。本将着重介绍基于分立式中规模集成电路的具体解码电路。     

VHDL逻辑综合及FPGA实现

运用ＶＨＤＬ语言描述了一个１２×１２位的高速补码阵列乘法器。重点是运用ＶＨＤＬ逻辑综合优化该乘法器，并进行了乘法器的ＸｉｌｉｎｘＦＰＧＡ实现、功能仿真和时序仿真。经选用ＸＣ４００５ＰＣ－８４－４芯片进行验证，证明了其正确性     

基于逻辑查阅表和多路开关库的现场可编程门逻辑的延时优化

早先对ＦＰＧＡ的延迟优化工作主要集中在减少关键路径中各元胞块的级数，但缺少用以控制元胞块增另的有效方法。在ＦＰＧＡ的情况下，所使用的元胞块数量也会在很大程度上影响布线后的最终延迟，因为大多数延迟是由存在的可编程互连所引起的布线延迟。中讨论了两类ＦＰＧＡ即基于查阅表的ＦＰＧＡ和基于多路开关复用器的ＦＰＧＡ的延迟优化，提出了可用于逻辑优化阶段的一种新的延迟优化方法，可以解决元胞块级数的减少与元胞块数     

可编程阵列逻辑器件在通信系统中的应用

近年来，可编程逻辑器件已广泛应用于计算机系统，数据处理，接口技术和工业控制等领域中。本文阐述了可编程阵列逻辑拓差分和多相键控发送端中的应用，结果表明，与中小规模集成电路设计方法相比，采用可编程阵列逻辑器件的设计方法不仅体积小，功耗低，可靠性高，而且安装，调试过程更为简便。     

可编程控制液压菱形网编织机

本文介绍菱形网编织机机电一体化的传动与控制系统,主要液压传动系统的控制采用逻辑阀,采用可编程控制器自动控制编网机的工艺过程,提高了机器的生产能力和工作可靠性。     

信道间隔为0.5nm的10Gbit／s 340km 波长和偏振分割4路复用传输

作者推荐一种兼有偏振分割多路复用的新型ＷＤＭ传输技术，该技术使频率利用率增加一倍，这种技术用于在３４０ｋｍ的长度上传送信道间隔为０．５ｎｍ的１０Ｇｂｉｔ／ｚ４信道ＷＤＭ信号，采用具有０．５ｎｍ半最大值处全带宽的滤光器和偏振分色器对信号进行多路分解。