全文获取类型
收费全文 | 303篇 |
免费 | 46篇 |
国内免费 | 12篇 |
专业分类
电工技术 | 4篇 |
综合类 | 17篇 |
化学工业 | 1篇 |
机械仪表 | 1篇 |
建筑科学 | 9篇 |
矿业工程 | 1篇 |
能源动力 | 1篇 |
无线电 | 194篇 |
一般工业技术 | 8篇 |
冶金工业 | 1篇 |
自动化技术 | 124篇 |
出版年
2022年 | 1篇 |
2021年 | 5篇 |
2019年 | 2篇 |
2018年 | 3篇 |
2017年 | 6篇 |
2016年 | 11篇 |
2015年 | 14篇 |
2014年 | 13篇 |
2013年 | 15篇 |
2012年 | 23篇 |
2011年 | 22篇 |
2010年 | 32篇 |
2009年 | 49篇 |
2008年 | 43篇 |
2007年 | 43篇 |
2006年 | 51篇 |
2005年 | 15篇 |
2004年 | 6篇 |
2003年 | 1篇 |
2002年 | 1篇 |
2000年 | 1篇 |
1999年 | 1篇 |
1997年 | 2篇 |
1996年 | 1篇 |
排序方式: 共有361条查询结果,搜索用时 15 毫秒
51.
52.
视频解码器中插值与加权预测的硬件实现 总被引:1,自引:1,他引:0
设计了支持H.264/JVT/AVC标准和AVS标准的插值与加权预测的硬件结构。整个设计在其所属的视频解码器中是以宏块为单位处理的,内部则以可变块为单位处理。为了提高插值的速度,双向预测并行处理,在插值模块的内部则做6级流水(H.264)或8级流水(AVS)。加权预测同样也做了4级流水。整个设计在Modelsim下的仿真结果正确,用XST在VIRTEXⅡ4000,-6上综合频率为98 MHz,所用SLICE约为10 000,预期整个解码器设计能支持1080i@30fps的高清实时解码。 相似文献
53.
54.
介绍了一种基于AVS解码芯片DSl000的IPIV机顶盒的设计和实现.硬件方面结合Broadeom公司IPTV专用处理器进行音频解码和电视信号的输出处理.软件方面采用嵌入式Linux操作系统.底层采用基于字符设备的驱动支持,遵循DS1000的解码处理流程可以高效流畅地的实现AVS流媒体的直播解码和良好的用户界面. 相似文献
55.
对H.264和AVS标准进行了比较,在总结几种通用的模式和运动矢量复用方法基础上,提出一种更简单也略微提高效率的H.264到AVS的快速预测转码方案,可有效降低算法复杂度.实验证明,此转码方案可以在PSNR损失极少的前提下提高编码效率. 相似文献
56.
57.
58.
基于AVS标准的熵解码器硬件设计 总被引:1,自引:1,他引:0
提出了一种基于AVS标准熵解码器的设计方案.采用桶形移位器进行移位,采用并行结构确定码长.采用算术方法对19张码表进行算术优化,从而减小了芯片面积,提高了解码速度.采用Verilog HDL语言进行源代码设计和仿真.在0.25 μmCMOS工艺库下,用Design Compiler进行综合,面积为1.5万门左右,最高频率达100 MHz,达到实时解码高清AVS码流要求. 相似文献
59.
60.