多孔平面的快速边界元划分

在 3D VL SI互连寄生电容的边界元素法计算中 ,多孔平面的边界元划分是十分困难的问题 .文中提出一种快速划分多孔平面边界元的方法 ,它可高效处理非正交几何边界形状 ,形成规则的梯形元 .与全局扫描线法相比 ,有较高的划分速度、计算速度与精度     

底层相关的VLSI高层次设计策略

在ＶＬＳＩ系统设计、行为设计和逻辑设计过程中,未考虑到的与半导体制造工艺有关的因素（如延迟、功耗问题等）严重影响设计结果的性能,以至使物理设计结果的性能远离原来的设计目标,针对这个问题,文中提出与底层有关的ＶＬＳＩ高层次设计策略,将影响性能的底层参数和信息引入高层次设计中,使得高层次设计结果在进行物理实现之时能满足性能要求。     

基于CMOS的医学图象处理系统软件设计

本文选用CMOS OV7640为图像传感器来采集实际图像,利用USB2.0总线接口技术和OpenCV计算机视觉库,以VisualC 6.0作为开发平台设计了基于CMOS的视频采集及边缘检测系统.提出了一种基于数学形态学的多尺度边缘跟踪的算法.该算法在抑制噪声的同时能够有效地检测出图像的边缘,基于OpenCV计算机视觉库编写了视频图像边缘检测的软件.     

几起电脑故障及其排除方法

本文就日常工作中遇到的几起电脑故障进行分析,并提出相应的解决方法供电脑爱好者和遇到类似故障的用产参考。     

A glance of technology efforts for design-for-manufacturing in nano-scale CMOS processes

This paper overviews design for manufacturing （DFM） for IC design in nano-CMOS technologies. Process/device issues relevant to the manufacturability of ICs in advanced CMOS technologies will be presented first before an exploration on process/device modeling for DFM is done. The discussion also covers a brief introduction of DFM-aware of design flow and EDA efforts to better handle the design-manufacturing interface in very large scale IC design environment.     

一种新型CMOS施密特触发器

提出了一种新型的高速度全摆幅CMOS施密特触发器,其结构非常简单,只用了10个MOS管,其中包括两个开关管和两个反向器;通过分析计算给出了新型施密特触发器的阈值电平和磁滞宽度及传输延迟的计算方法,并且此施密特触发器具有磁滞宽度比较容易控制、转换速度快的特点;该电路采用0.6μm的CMOS工艺设计,并通过HSPICE验证,表明这种施密特触发器具有全摆幅输出、几乎不存在静态功耗、传输延迟几乎与负载无关等优点,比较适合在低电压、低功耗、高速便携设备中应用。     

An efficient VLSI architecture and FPGA implementation of the Finite Ridgelet Transform

In this paper, an efficient architecture for the Finite Ridgelet Transform (FRIT) suitable for VLSI implementation based on a parallel, systolic Finite Radon Transform (FRAT) and a Haar Discrete Wavelet Transform (DWT) sub-block, respectively is presented. The FRAT sub-block is a novel parametrisable, scalable and high performance core with a time complexity of O(p ²), where p is the block size. Field Programmable Gate Array (FPGA) and Application Specific Integrated Circuit (ASIC) implementations are carried out to analyse the performance of the FRIT core developed.

一种新的CMOS电路最大功耗估计方法

过大的峰值功耗会使芯片承受过大的瞬间电流冲击,降低芯片的可靠性及性能,因此有效地对电路最大功耗作出精确的估计非常重要,为了在尽可能短的时间内对VLSI电路的最大功耗下限作出较为可信的估计,给出了一种新的CMOS电路最大功耗估计方法,ISCAS85电路集的实验结果表明这种估计方法不仅对于无时间延迟功耗计算模型,而且对于有时间延迟功耗计算模型,都具有最大功耗估计值较准确和耗时短的优点。     

模糊推理协处理器芯片

模糊推理协处理器VLSI芯片F200采用0.8μm CMOS工艺,作为一种模糊 控制器,主要用于实时过程控制和其它适合的应用场合,例如机器人控制、分类器、专家系 统等.F200芯片支持多个模糊知识库工作,支持最常用的两种模糊模型,Mamdani和 Trakagi-Sugeno模型.芯片精度12位,主频20MHz,推理速度约为每秒1.2M条模糊规则.     

IDDQ测试方法的研究与实现

ＩＤＤＱ测试是当前倍受国内外业界人士关主的一种新的ＣＭＯＳ集成电路测试方法的技术。这种测试是在多种输入逻辑条件下测试ＣＭＯＳ电路的静态电源电流参数值,它可以有效地检测出早斯失效器件。ＩＤＤＱ测试的关键技术是测试向量自动生成及高效的测试实现技术。