一种基于悬浮吸收层的双层结构的热电堆红外探测器(英文)

提出一种新颖红外传感器,这种传感器采用悬浮吸收层的双层结构的优势,来实现相对小尺寸下的高探测性能。双层结构采用2种牺牲层材料,分别为聚酰亚胺牺牲层和预埋在热偶条和沉底之间的多晶硅材料。仿真结果证明了该种结构的探测率、响应率和响应时间分别达到2.85×108cm Hz(1/2)/W、1 800 V/W和6 ms。本文给出了该种热电堆红外探测器高度兼容于CMOS工艺的制备流程,使器件的高效量产和低成本生产成为可能。     

基于CMOS工艺钨微测辐射热计阵列集成芯片的设计与制作

采用0.5μm标准CMOS工艺和微机械加工工艺,设计并制作了低成本4×4钨微测辐射热计阵列集成芯片。阵列中每个钨微测辐射热计均由微悬桥结构和钨热敏电阻组成,CMOS读出电路集成在阵列下方。微悬桥结构由表面牺牲层技术实现,不需要任何的光刻工艺。钨微测辐射热计像元尺寸为100μm×100μm,填充因子为20%。测试结果表明,在真空环境下,钨微测辐射热计等效热导为1.31×10-4W/K,等效热容为1.74×10-7J/K,热时间常数为1.33 ms。当红外光源的斩波频率为10 Hz时,钨微测辐射热计的电压响应率为1.91×103V/W,探测率为1.88×107cm·Hz1/2/W。     

基于悬浮吸收层的热电堆红外探测器结构设计

在这项工作中,设计一种新颖的热电堆红外探测器结构。该检测器利用悬浮吸收层-热电堆双层结构来实现高性能,同时具有相对小的尺寸。该双层结构的实现是通过引入两个分离的牺牲层,分别包括热电堆下方的多晶硅膜和其上方的聚酰亚胺沉积实现。尺寸优化后的仿真结果表明,该红外探测器的探测率、响应率和响应时间分别可以达到2.85e8 cmHz （ 1/2） / W, 1800 V / W和6毫秒。此外,本文提出热电堆红外探测器的制造方法是高度兼容于标准的CMOS工艺,这就使其高产量和低成本的生产成为可能。     

CIS片上系统中伽玛校正的低功耗设计

为了实现CMOS图像传感器(CIS)片上系统(SoC)中伽玛(γ)校正的低功耗设计,同时又保证校正的精度,提出一种查找表和直线拟合相结合的γ校正技术。算法对灰度值较低的像素使用直接查找表方法校正,对于γ曲线上升缓慢部分的像素采用分段直线拟合的方法。在直线分段时,使用外层分段与内层分段相结合的方法,达到了分段优化的目的。算法保证了图像校正精度,与使用完全查找表法相比,误差在0.5 pixel之内。基于该方法设计了一个8 bit输入/8 bit输出的VLSI模块,通过FPGA对模块进行了验证,模块占用723个LE和195个LC寄存器,比完全查找表法减少了硬件资源耗费,实现了低功耗设计。系统最大工作频率可达148 MHz,完全满足实时处理的需求。     

一种新型无线粮仓害虫图像检测系统设计

提出基于分布式的无线图像传感器网络技术,利用无线数传模块之间的相互传递,将置于粮仓害虫收集器的CMOS摄像头采集得到害虫图像数据,通过无线的方式传输到控制室对粮仓害虫进行检测.采用了多频段技术及其他可靠的无线抗干扰措施,使系统稳定可靠,大大减轻了操作人员的劳动强度,实现低成本、无线、低功耗粮仓害虫检测.     

一种CMOS1／2Mbps3．3V1553B收发器的设计与实现

1553B总线是一种广泛用于航天、航空以及军事领域内的通用数字总线。但随着应用系统的技术发展,原有1Mb—ps传输速率的收发器已经不能满足使用需求,因此文中提出一种2Mbps的收发器系统结构,并兼容1Mbps的传输速率。该收发器采用0．35μmsingle—polyCMOS工艺实现,流片测试结果表明,在1Mbps速率下,该收发器完全满足1553B总线协议要求。在2Mbps速率下,收发器的传输误码率小于10^-12在3．3V工作电压下,收发器静态功耗为17mA。     

一种实时低成本压缩算法的VLSI实现

针对传统视频图像压缩算法时延长和成本高的问题,提出一种新的无损/近无损视频压缩算法。该算法由码率控制器和熵编码器组成,其中码率控制器通过对已有信息进行分析（上下文）来确定当前宏块的可用比特数,然后根据大量实验得出的高效Huffman码表,并结合位平面编码器对残差进行编码。实验结果表明,文中提出的视频图像压缩算法能够工作在300 MHz,吞吐量最差为1.3 pixel/cycle,同时仅用一块120＊720的SRAM来存储上一行像素值,因此很好地解决了时延和成本问题。     

基于LABVIEW的CMOS相机图像采集系统设计

应用 LABVIEW 的视觉运动模块和调用库函数节点,设计一个实时显示控制的 CMOS 相机系统,其具有操作简单、扩展性强的特点。     

A 6-bit 2 GS/s ADC in 65 nm CMOS

A 6-bit 2 GS/s ADC was implemented using a 65 nm digital CMOS technology.The design is based on a single-channel flash ADC architecture,and utilizes interpolating and averaging techniques.A two-stage CML-CMOS high-speed hybrid comparator is designed for optimal speed and power performance.The total power consumption of the converter is 52 mW and the area is 0.24 mm2.The ADC achieves 42.5 dB SFDR and5.2 bit ENOB at input frequency of 123 MHz,and at Nyquist frequency 37.67 dB SFDR and 4.9 bit ENOB.     

一种使用帧间差值的图像传感器片上视频压缩算法

为了减少图像传感器视频数据的输出,提出了一种通过编码相邻两帧之间差值的无损视频压缩算法.算法首先将基于差分脉冲编码调制原理的差分操作在模拟域实现,减小了电路的复杂度.然后两帧之间的差值被基于块的无损压缩方案编码.实验结果证明,压缩后的图像数据可以被无损失的还原.通过对7个具有代表性的8位深度1280×720@60 fps的样本视频进行测试,在块大小为4×4和模式切换阈值为63时实现了最佳的压缩效果.在几乎没有光的条件下压缩率高达78.5％.在复杂运动场景下该算法压缩率为43.5％.提出的压缩算法更适用于长时间处于静止场景的视频录制.