Bitonic sorters of minimal depth

Building on previous works, this paper establishes that the minimal depth of a Bitonic sorter of n keys is 2⌈log(n)⌉−⌊log(n)⌋.     

Sorting Networks of Logarithmic Depth,Further Simplified

We further simplify Paterson’s version of the Ajtai–Komlós–Szemerédi sorting network, and its analysis, mainly by tuning the invariant to be maintained.     

2m比长仪纳米级精度线间距测量系统的研究

介绍了2 m比长仪系统的组成,对其采用光电显微镜动态瞄准刻线和激光干涉测长原理进行了分析,研究了提高刻线瞄准精度和激光干涉测长精度的方法及利用现代电子技术实现刻线信号和干涉信号自动同步快速处理方法。自动信号处理系统基于FPGA现场可编程电路技术和计算机技术。通过对金属线纹尺测量的实验表明,依据JJG 331—1994激光干涉比长仪检定规程进行实验,2 m比长仪单次最佳刻线瞄准精度优于10 nm(1σ),对其测量的不确定度分析表明,对于测量高质量的高等别线纹尺,其测量不确定度U=（20+40 L）nm（k=2）。     

新型低功耗8位250 MSPS 3级Flash A/D转换器

为了降低A/D转换器（ADC）的功耗和面积,基于Flash ADC原理,利用分级比较方式,减少ADC比较器数目,并源自全新的基准区间选通逻辑模块,替代MDAC和残差放大单元;针对8位分辨精度,提出了一种新型3级Flash ADC架构,并依此结构,设计实现了一个8位250 MSPSADC。0.35μm/3.3 V AMS Si-CMOS工艺模型和版图验证结果表明,在实现250 MSPS前提下,DNL〈±0.4 LSB,INL〈±0.5 LSB;Nyquist频率下,SFDR为59.2 dB,功耗85 mW,面积1.20mm×8 mm。对比同类ADC,功耗与面积指标明显占优。该系统架构可望应用于高速低功耗混合信号处理电路的研究和开发。     

一种0.2-mV 20-MHz 600-μW比较器

提出了一种低功耗中速高精度比较器。比较器采用3级前置放大器加锁存器的多级结构,应用失调校准技术,用于一个电压2.5 V、速度1 MS/s、精度12位的逐次逼近型A/D转换器。该比较器采用UMC 0.18μm混合模式3.3 V CMOS工艺设计制造。仿真结果表明,在2.5 V电压下,速度可以达到20 MHz,准确比较0.2 mV电压,并能有效校准20 mV输入失调,功耗仅为600μW,版图面积为620μm×190μm。     

The Design of A/D Converter Circuit Adopting the Technology of PWM

This text has expounded the working principle of realizing A/D conversion that utilizes the timer within MCU and combines the technology of PWM. The design of hardware circuit, improved gradual approached trial arithmetic and relevant program design are discussed in detail. And it has analyzed the resolution of A/D converter based on the technology of PWM, etc.     

一种电容阵列结构的10位8通道1MS/s逐次逼近AD转换器

设计了一种用于多电源SoC的10位8通道1MS/s逐次逼近结构AD转换器。为提高ADC精度,DAC采用改进的分段电容阵列结构。为降低功耗,比较器使用了反相器阈值电压量化器,在模拟输入信号的量化过程中减少静态功耗产生。电平转换器将低电压数字逻辑信号提升为高电平模拟信号。采用UMC 55nm 1P6M数字CMOS工艺上流片验证设计。测试结果表明,当采样频率为1 MS/s、输入信号频率为10 kHz正弦信号情况下,该ADC模块在3.3 V模拟电源电压和1.0 V数字电源电压下,具有最大微分非线性为0.5LSB,最大积分非线性为1LSB。测得的SFDR为75 dB,有效分辨率ENOB为9.27位。     

一种自动检测设置死区时间的电路设计

本文推出一种自动设置死区时间的控制器。该控制器采用栅源电压差与阈值电压相比较的工作原理,得到的输出信号分别控制彼此栅极电平,确保上下桥臂不同时导通。为加速比较信号的反应,比较器电路中运用正反馈特性。最后,在感性负载下,给出阈值电压为1.2V时,死区时间的仿真和实验结果,仿真采用华润上华0.5μm CMOS工艺实现。电路设计简单,驱动电路也不要额外设置死区时间。     

一种高动态范围、低功耗UHF RFID标签解调器的设计

本文对传统的解调电路进行了改进,设计了一种能解调高动态范围RF输入信号的电路。该电路结构简单,易于集成,并具有低功耗、高动态范围、高稳定性的特点。电路采用SMIC 0.18μm CMOS工艺进行设计,在spectre环境下的仿真结果表明该电路符合ISO/IEC 18000-6C标准能解调的的ASK信号动态范围为250mV-5V,静态功耗<1μW。