Sn3.8Ag0.7Cu和Sn37Pb焊点界面显微结构研究

利用扫描电子显微镜（SEM）和透射电子显微镜（TEM）研究了Sn3.8Ag0.7Cu（Sn37Pb）/Cu焊点在时效过程中的界面金属间化合物（IMC）形貌和成份。结果表明：150℃高温时效50、100、200、500h后,Sn3.8Ag0.7Cu（Sn37Pb）/Cu焊点界面IMC尺寸和厚度增加明显,IMC颗粒间的沟槽越来越小。50h时效后界面出现双层IMC结构,靠近焊料的上层为Cu6Sn5,邻近基板的下层为Cu3Sn。之后利用透射电镜观察了Sn37Pb/Ni和Sn3.8Ag0.7Cu/Ni样品焊点界面,结果显示,焊点界面清晰,IMC晶粒明显。     

部分响应CPM信号解调器的FPGA设计

设计并实现了一种基于FPGA的二进制连续相位调制（CMP）解调器。该解调器针对二进制部分响应调制方式,采用Viterbi译码方法进行解码。文中针对路径度量值随着译码序列增长可能发生溢出的现象,提出了一种新的防止路径度量值溢出方法。最后使用VHDL硬件描述语言将该解调器的设计进行实现,运用Modelsim仿真软件进行了功能仿真,并将仿真结果与MATLAB数据比较分析。该解调器的FPGA设计能够得到正确的解码结果,最终证明了该方法的有效性。     

Microstructure characterization of Sn-Ag solder joints between stud bumps and metal pads

The microstructure of the flip-chip solder joints fabricated using stud bumps and Pb-free solder was characterized. The Au or Cu stud bumps formed on Al pads on Si die were aligned to corresponding metal pads in the substrate, which was printed with Sn-3.5Ag paste. Joints were fabricated by reflowing the solder paste. In the solder joints fabricated using Au stud bumps, Au-Sn intermetallics spread over the whole joints, and the solder remained randomly island-shaped. The δ-AuSn, ε-AuSn₂, and η-AuSn₄ intermetallic compounds formed sequentially from the Au stud bump. The microstructure of the solder joints did not change significantly even after multiple reflows. The AuSn₄ was the main phase after reflow because of the fast dissolution of Au. In the solder joints fabricated using Cu stud bumps, the scallop-type Cu₆Sn₅ intermetallic was formed only at the Cu interface, and the solder was the main phase. The difference in the microstructure of the solder joints with Au and Cu stud bumps resulted from the dissolution-rate difference of Au and Cu into the solder.     

先进ATHENATM选用策略与对准功能

基于先进科技对准规格的减缩,对准仪量测数据的应用也变得更为重要。不同对准策略的选择所引起的结果,对全部对准预算有很重要的影响。介绍两个主要科技研发项目:先进对准配套和对准标的设计。     

用于先进的双嵌入和栓工艺的低缺陷钨CMP高性价比浆料(英文)

介绍了用于钨双嵌入和钨栓CMP工艺的新型CMP3200TM氧化铝浆料,测试证明,这种浆料在110nm技术节点的钨CMP工艺应用中取得了理想的效果。通过对氧化铝粒子制造工艺的有效控制,获得了可满足110nm技术节点双嵌入和栓层钨CMP工艺要求的低缺陷率,高性价比的氧化铝蛐硝酸铁浆料。从而在价格竞争激烈的半导体制造领域,特别是代工市场引起了业界越来越多的关注。     

高速全晶圆薄膜厚度均匀图像在CMP工艺快速评定中的应用

应用高速度、高点密度熏覆盖全晶圆的薄膜检测仪得到的膜厚均匀图像来对CMP工艺进行快速评定。高点密度、全晶圆的膜厚均匀图像能即时显现出CMP工艺中的非对称性膜厚均匀问题并为根源分析和工艺改进提供快速反馈。对一些用常规的稀疏抽样点薄膜测量方法难以检测到但常见的CMP工艺中导致非对称性膜厚均匀问题熏例如垫片异常熏抛光机头安装不当熏空白晶圆nanotopography等进行比较分析和探讨。     

Sn-3.0Ag-0.5Cu真空再流焊工艺技术研究

为了获得低热阻和解决不同焊接材料之间的热应力匹配问题,大功率DC-DC模块电源产品广泛采用了载体组件作为功率元器件热沉的散热方法。载体组件由金属基板和陶瓷基板焊接而成,为了得到无空洞的焊接界面,载体组件采用了真空再流焊工艺技术。文中从焊料形态、焊接表面处理、真空度等几个方面介绍了载体组件的Sn-3.0Ag-0.5Cu真...     

GLSI多层布线钨插塞CMP表面质量的影响因素分析

随着超大规模集成电路向高集成、高可靠性及低成本的方向发展,对IC工艺中的全局平坦化提出了更高的要求。在特大规模集成电路(GLSI)多层布线化学机械抛光(CMP)过程中,抛光质量对器件的性能有明显影响。研究了多层互连钨插塞材料CMP过程中表面质量的影响因素及控制技术,分析了抛光过程中影响抛光质量的主要因素,确定了获得较高去除速率和较低表面粗糙度的抛光液配比及抛光工艺参数。     

铜布线化学机械抛光的失效研究

分析了铜电连接在今后晶片制造中的主导作用,阐述了铜布线的结构,即在由钽作为阻挡层及采用电镀铜形成的电连接的情况下,抛光规律符合经典普莱斯顿方程;在粗抛磨料采用氧化铝,精抛配比采用武亚红提出的方案情况下,采用旋转式低速较大下压力情况下抛光,整个晶片依然存在较大的不均匀性。分析100μm线宽的碟形缺陷会逐渐减小但最后会有少许增大。整个晶片的侵蚀会和其图案密度成正比,但在同种分布情况下,精抛时间越长,则侵蚀缺陷越大。最后指出了今后发展的高速底压力会显著解决当前不均匀性问题,但失效机制分析意义依然很重大。     

Barrier layers for Cu ULSI metallization

Barrier layers are integral parts of many metal interconnect systems. In this paper we review the current status of barrier layers for copper metallization for ultra-large-scale-integration (ULSI) technology for integrated circuits (ICs) manufacturing. The role of barrier layers is reviewed and the criteria that determine the process window, i.e. the optimum barrier thickness and the deposition processes, for their manufacturing are discussed. Various deposition methods are presented: physical vapor deposition (PVD), chemical vapor deposition (CVD), electrochemical deposition (ECD), electroless deposition (ELD), and atomic layer CVD (ALCVD) for barrier layers implementation. The barrier integration methods and the interaction between the barrier and the copper metallization are presented and discussed. Finally, the common inspection and metrology for barrier layer are critically reviewed.