基于DDS的小数分频器的设计

基于直接数字频率合成器DDS芯片AD9850的小数分频器设计,分频系数N是可以在限定范围内自行设置的任一小数,提出了三种不同计算输入时钟频率值的方法,并给出AD9850并行连接的源代码及实现小数分频器的基本结构框图,并对三个主要模块CPLD/FPGA、DDS（AD9850）和单片机（80C51）之间的连接加以详细的说明。     

GaAs高温栅全离子注入平面工艺及GaAs数字二分频器

介绍了一种适用于砷化镓数字电路的Bp—SAG工艺。在该工艺基础上研制的GaAs数字二分频电路,最大工作频率达到2.25GHz,等效门延迟为92ps。     

低成本数字分频器设计

本文介绍了利用硬件语言VeriolgHDL实现任意分频,特别是小数分频的设计方法,并在QuartusII编程环境下,进行了仿真和调试。     

不恢复余数阵列除法器的形式化描述和验证方法

本文使用重写技术对不恢复余数阵列除法器进行了形式化描述并结合归纳法对该除法器的正确性进行了验证,整个工作是建立在串行加法器的描述和验证基础上的。不恢复余数阵列除法器的运算和控制有一定的复杂度,适合用大规模集成电路实现。本文成功地用重写归纳法对它进行了描述和验证,说明重写归纳法在硬件电路正确性验证方面有广阔的应用前景。     

A current-mode analog multiplier/divider based on CCCDTA

A novel simple current-mode analog multiplier/divider, based on current-controlled current-differencing transconductance amplifier (CCCDTA), is presented. The proposed circuit employs only single CCCDTA without any external passive element requirement and it can work as multiplier and divider without changing its topology. In addition, the proposed circuit can work as gain-controllable current amplifier. The circuit performances are depicted through PSPICE simulations. The simulated results show that: for $\pm 1.5\mathrm{V}$ power supply, the total harmonic distortion is about 0.1%, the $-3\mathrm{dB}$ bandwidth is more than 26.94 MHz, maximum input range is about $100\mathrm{\mu }A$ and the output current is low sensitive to temperature variations.     

用于铷频标频率综合器中的可变分频器

对用于铷频标频率综合器中的可变分频器进行了设计、介绍了可变分频器的改进、实验结果表明，该频综器的性能指标满足要求。     

多模馈电网络隔离器散射参数分析

文章从隔离器的无源网络特性出发,对隔离器三端口散射参数进行了分析,得到其散射参数幅值间的制约关系,并对其进行了讨论。所得结论,不仅可用于检查测量数据的正确性,而且为隔离器优化目标的合理提出提供了一定参考。这将为整个多模馈电网络的设计、建模和优化提供有利的支持。     

新型双模前置32/33分频器设计

提出了一种新颖的分频器设计方案,在高频段采用改进的CMOS源耦合逻辑(SCL)结构的主从D-Latch进行分频;在低频段采用自锁存的D触发器进行分频,从而实现高速、低功耗、低噪声双模前置32/33分频器。基于TSMC的0.18!mCMOS工艺,利用CadenceSpectre工具进行仿真。该分频器最高工作频率可达到5GHz,在27℃、电源电压为1.8V、工作频率为5GHz时,电路的功耗仅4.32mW(1.8V×2.4mA)。     

德国引进环编机关键部件--分线器齿圈国产化的研究

利用光谱分析与化学分析的方法测定了德国引进环编机分线器齿圈的化学成分。通过硬度测试及金相组织分析对齿圈的使用状态进行了确认。结果表明,引进环编机的齿圈用材为德国生产的44Cr2钢,其使用状态为退火态。以40Cr钢为代用材料,采用锻造-调质-机加工艺路线生产的齿圈经一年的试用,完全满足使用性能要求。     

Length分形维算法拾取地震波初至

本文从理论上分析了Hausdorff分形维和Divider分形维算法，采用拓扑映射工具，提出了Hausdorff分形维和Divider分形维的统一简化算法——Length分形维算法。该算法的实现过程为：①在地震道上确定一个窗口宽度，并计算窗口内地震道采样序列的分形维，将该值标记在工作窗右边界采样点上；②使窗口沿地震道以一个采样间隔步长向前移动，并计算每个窗口的分形维，从而得到一条分形维变化轨线；⑧随着初至逐渐进入窗口，局部轨线呈现清晰的“V”字形状，把“V”字形轨线左支顶端点的局部进行区域放大，第一个突降点即为初至开始进入工作窗的标志，亦即对应的初至到达。理论分析和实际资料试算表明，Length分形维方法具有计算量小、无须设置度量(覆盖)尺度、可消除坐标标度的不协调性、对地震波初至反映敏感、窗口宽度对计算结果的稳定性和精度影响较小、抗噪能力较强等优点，而且在计算分形维数时对初至波的波型没有限定。