脉间CostasFH雷达信号的多普勒性能分析

研究了脉间ＣｏｓｔａｓＦＨ雷达中用逆离散傅里叶变换（ＩＤＦＴ）进行信号处理的过程,分析了脉间ＣｏｓｔａｓＦＨ雷达信号不存在距离－速度耦合的原理,讨论了仿真了目标运动对合成距离像的影响。     

基于重排方法的跳频信号分析研究

跳频信号是一种非平稳信号,用时频分布来分析跳频信号是一种很有效的方法。然而,线性时频分析方法的时频分辨率受到测不准原理的限制很难同时得到兼顾,不利于跳频信号的分选和参数的估计。文章利用重排方法对时频变换后的时频谱图进行处理,通过仿真可以看出,重排后时频谱图具有良好的时频聚集性,频率分辨率损失(RL)最大可以改善6dB左右,提高了时频谱图的可读性。     

基于混沌的宽间隔跳频序列

提出了一种用混沌映射方法产生党间隔跳频序列的方法,分析了混沌宽间隔跳频序列的平衡特性及汉明相关特性,并讨论了序列的线性复杂度和抗破译能力。实验表明,该跳频序列性能良好,适用于短波跳频系统。     

基于重叠缓冲预解跳的DS/FH扩频信号快速捕获

DS/FH(Direct Sequence/Frequency Hopping)扩频信号捕获相对直接序列扩频(Direct Sequence Spread Spectrum,DSSS)需要更多维度的搜索,捕获电路复杂。针对现有DS/FH扩频信号捕获算法复杂度高、电路结构与波形参数强相关,以及通用性差、灵活度低的问题,提出了一种基于重叠缓冲预解跳的DS/FH扩频信号快速捕获方法,利用双缓冲补零(Double Block Zero Padding,DBZP)缓冲单元与预解跳单元的灵巧结合,将时域-频域-多普勒域高度耦合的扩跳频图案搜索进行降维分离,在保证积分增益的同时降低了捕获实现的复杂度。数值分析与仿真结果表明,所提方法兼顾了捕获性能与运算资源,相比现有基于预解跳方法的DS/FH扩频信号捕获算法的运算量减小了50%。     

扩频技术及其应用

扩频技术是充分利用有限频谱资源,提高无线信息传输效率的一种新技术,文章介绍了扩频通信工作原理及其系统模型,详细阐述了扩频通信的两种主要技术:直接序列扩频和跳频扩频,解释其工作原理,并将这二者的性能进行比较。另外介绍了扩频与数字水印技术的结合,利用扩频原理的数字水印技术具有很高的健壮性和安全性。     

跳频/扩频电子系统抗干扰性能分析

抗干扰通信是电子战组成的重要部分。在现代战争中发挥着愈来愈显著的作用。扩展频谱系统具有很强的抗干扰性能，被广泛地应用于军事通信和民用通信中。本文论述了抗干扰中常用的跳频(Frequency Hopping，FH)、直接序列扩频(Direct Sequence，DS)和多进制扩频(Multi-Direct Sequence，MDS)的工作原理及其对抗跟踪干扰的能力，重点分析了跳频体制下抗干扰性能。推导出了干扰机时2种跳数的跳频设备的干扰效率。并给出了结论。最后作者认为在今后相当长的时期内。跳频体制设备仍然是电子战(ECCM能力)的主要设备。     

WPAN应用电磁环境中干扰模型的分析及仿真

文中首先介绍了无线个域网所要面对的各种干扰及它们各自的特点，给出了干扰的拓扑结构和传播模型；针对干扰的特点，由阻塞率的模型，经过数学变换推导出以干扰总电平为变量的统计模型，以此为基础分析干扰的统计特性；利用统计模型分析跳频技术在WPAN应用环境下性能的同时，也利用有关软件对跳频技术在这些干扰环境中的性能作了仿真，从两者比较结果中可以看出，干扰的统计模型是比较准确的，它对今后的实际研究工作具有一定的指导意义。     

一种基于AD9854的高速跳频源设计

介绍了跳频通信系统的基本组成、工作方式以及跳频通信系统中跳频综合器的设计要求。结合跳频综合器的设计要求以及AD9854、FPGA的特点给出了一种基于AD9854的高速跳频源实现方法,在微处理器和FPGA的控制下能够生成多种跳速和多种图案的跳频信号,适合于多种应用场合。     

用DES算法构造跳频码序列发生器的实现研究

基于计数式TOD的跳频码序列产生算法实际上是对TOD这一特殊信息流序理的分组加密变换，我们建议使用DES算法构成分组加密变换。所设计的跳频码序列发生器，在输出序列的均匀性、相关性、复杂性、游程、频隙滞留和FPGA上的可实现性等方面都能满足实际要求。这是一个性能良好、也便于FPGA实现的跳频码发生器方案。     

基于Simulink的FH/DS混合信号源的仿真设计

混合扩频信号源是混合扩频系统的重要组成部分。利用Matlab/Simulink对FH/DS混合信号源进行模块化设计和系统级仿真,通过重新设置参数能够改变信号源频率。和以往完全图形化的设计方法不同,进一步采用Altera公司推出的DSP Builder工具将核心模块(伪码发生和DDS功能模块)自动转换成VHDL文件,由QuartusⅡ进行综合、适配、时序分析,最终得到可供芯片下载使用的.sof文件。这一做法大大缩短了从软件仿真到系统硬件实现的周期,仿真结果表明系统功能正确,且具有较高的性价比。