一种低失调高压大电流集成运算放大器

基于结型场效应晶体管(JFET)和双极型晶体管(BJT)兼容工艺,设计了一种低失调高压大电流集成运算放大器。电路输入级采用p沟道JFET (p-JFET)差分对共源共栅结构;中间级以BJT作为放大管,采用复合有源负载结构;输出级采用复合npn达林顿管阵列,与常规推挽输出结构相比,在输出相同电流的情况下,节省了大量芯片面积。基于Cadence Spectre软件对该运算放大器电路进行了仿真分析和优化设计,在±35 V电源供电下,最小负载电阻为6Ω时的电压增益为95 dB,输入失调电压为0.224 5 mV,输入偏置电流为31.34 pA,输入失调电流为3.3 pA,单位增益带宽为9.6 MHz,具有输出9 A峰值大电流能力。     

6H-SiC JFET 输出特性及其中子辐照模型

基于沟道调效应、串联电阻效应的考虑,首先建立了一个和实验室符合很好的６Ｈ－ＳｉＣＪＦＥＴ的模型,在该模型中采用了两种电离杂质模型和Ｃａｕｇｈｅｙ－Ｔｈｏｍａｓ方程,接着在分析中子辐照对ＳｉＣ ＪＦＥＴ电参数如电子浓度、迁移率、电阻率和空间电荷区密度影响的基础上,对ＳｉＣ ＪＦＥＴ在室温和３００℃时的辐照响应进行了模拟。模拟结果和实验相符。     

JFET压磁电效应的理论分析

本文用标准的松弛方法研究了结型场效应晶体管的压磁电效应。利用准平面拉普拉斯方程及有限差分法计算了不同栅电压、漏电压以及n沟道硅器件不同宽长比的压力灵敏度和磁灵敏度。在P0,B=0,器件宽长比为W/L=1/2-1时,电流性压力灵敏度约为:2.5％cm2/N。据此,提出了一种有良好工作稳定性及噪声性能的力学量敏感器件结型场效应力敏管(Junction field effect-pressure sensor)。     

高压工艺N阱电阻SPICE模型研究

文章对0.5μm/40V高压工艺中形成的N阱电阻的SPICE模型进行研究。因为高压电路的实际应用,N阱电阻的寄生效应不可忽略,所以精确反应其电学特性的SPICE模型也显得尤为重要。从N阱电阻的测量结果反映其IV曲线的非线性特性和结型栅场效应管JFET输出特性曲线具有相似性,并通过对高压阱电阻与JFET的结构分析认为可以采用JFET的电压电流关系来建立合理的数学模型反映高压阱电阻的这种非线性特性。因此在文中借用JFET的SPICE模型作为基础,用宏模型的方法为高压N阱电阻建立了一套精确的SPICE模型。此模型适用于各类仿真器,具有一定的通用性。     

结型场效应晶体管的主要参数的探讨

本文讨论了结型场效应晶体管的几个主要参数 ,找出影响它们的主要因素     

一种新颖的功率MOSFET SPICE宏模型

提出了一种新颖的功率MOSFET宏模型结构,详细介绍了宏模型建立的整个流程;并将此模型的仿真结果与实验数据进行比较,验证了模型的精度。此模型考虑了功率MOSFET必要的二阶效应,并采用行为级模型来处理JFET电阻。     

智能型高压SENSFET器件的设计分析和实现

基于JFET原理,采用Double RESURF技术,对SENSFET的降场层注入剂量、始点位置和长度以及Nwell注入剂量等进行优化设计,得到了耐压730V、JFET线性区电阻为7.2×105Ω·μm的智能高压SENSFET器件.流片结果表明,器件宽度为75μm情况下,SENSFET的击穿电压为700V,线性区电阻为10kΩ.设计分析和实验结果吻合得很好.借助该SENSFET器件可以很好地实现智能功率集成电路中高压器件的信号检测和电路的自供电功能.     

The Design of the Input Stage for the Very Front-End of the CUORE Experiment

We describe the criteria for the selection of the input transistor of the very front-end for the detector, an array of 988 macro bolometers. Each of such macro bolometer is composed of a crystal of TeO₂, having a mass of 750 g, to which a thermistor is glued. Due to the very large mass of the crystals, the detector response time is very slow and limited to a few Hz. The quoted characteristic for the CUORE (Cryogenic Underground Observatory on Rare Events) detectors make it attractive a solution based on a complete room temperature operated front-end. The very important requirements of such a solution are a very small parallel and low frequency series noise. We worked to the selection of a Si JFET having a gate area and pinch-off voltage that fulfils the CUORE requirements. The selected JFET has an input gate current of less than 60 fA at 40°C (the expected operating temperature at regime). The noise at 1 Hz is about 3 nV/ at the operating point of I _DS of 0.5 mA and V _DS of 0.5 V, selected for having small power dissipation. Thanks to the quoted results the limit in the energy resolution given by the preamplifier is about 10 times better than that presently achievable by the crystals tested and candidate for CUORE. The wafer from which the semi-custom JFET has been cut was previously probed. All the production consisting of 1200 JFETs pairs is already available.      

低噪声高精度运算放大器输入级的设计

提出了一种用于低噪声、高精度运放输入级的先进ＪＦＥＴ共源共栅结构，分析并验证了该结构在噪声、失调和漂移等方面的优良性能及其在减小芯片面积、提高集成度上的突出特点，并讨论了该结构在运放输入级中的应用效果。