基于测辐射热计型非制冷IRFPA读出电路设计

对基于测辐射热计型热敏电阻的非制冷红外焦平面阵列( IRFPA) ,在读出电路(RO2 IC)中采用积分放大技术能有效提高探测器的信噪比。给出了160 ×128的RO IC设计方案,重点介绍了该方案中的偏置结构及积分放大器设计。基于上华半导体0. 6μm CMOS工艺仿真结果表明,该方案能很好地适应大阵列(如160 ×128和320 ×240)的CMOS读出电路。     

大规模IR ROIC中列读出级的低功耗设计

本文提出了一种大规模面阵型红外读出电路列读出级的低功耗设计.当读出频率为4MHz时,通过采用输出总线预置技术和stand-by低功耗策略,与主从两级放大的列读出级相比,功耗从8.16mW降低到了0.8mW,节省了大约90%的功耗.在输出总线预置的结构中,ROIC一共有四条输出总线,轮流驱动输出缓冲器进行读出.当一个输出总线被读出时,其他三条总线上的数据则在准备之中.当列选择信号到来时,输出总线上不再有大信号SR过程,而只有小信号的重新建立过程.因此在同等建立时间的条件下,可以减小CSA的带宽和功耗.     

应用于红外读出电路的LVDS接收电路设计

在大规模红外读出电路中,接口电路的数据传输效率及接口数量尤为关键。传统接口电路采用并行接口进行数据传输,这种方式会占用较多的芯片引脚。为了提升数据的传输效率,设计了一款用于数据接收的3通道串行低压差分信号(Low Voltage Differential Signaling, LVDS)接口电路。电路采用0.18um互补金属氧化物半导体(Complementary Metal Oxide Semiconductor, CMOS)工艺设计。仿真结果表明,LVDS接口电路在400 MHz频率下,能够将2路接收端数据转换为8路数据并将其输出给内部数字处理单元。与传统并行接口相比,本电路节省了6个数据传输引脚,大大提高了数据传输效率。     

焦平面列阵的在片信号处理配置

正在设计的第三代焦平面列阵将包含许多对实时图像数据的预处理和滤波有帮助的先进“智能”功能,Nova研究公司的设计人员已设计出ROIC结构,该结构提高了焦平面列阵的信号和图像处理能力,通过各种可编程操作方式,这些新的焦平面列阵比其身具有更大的通用性,本文将讨论各种可编程处理功能和处理方式。关于这些焦平面列阵结构配置的讨论将同所包含的普通和特殊信号处理功能联系起来,这些功能将包括（但并不限于）：边缘增强和边缘提取．高低信号通量环境的调节,高速开启窗口以及凹形像元的排列。     

边积分边读出低噪声红外焦平面读出电路研究

设计了一款低噪声InGaAs焦平面读出电路.提出一种新型相关双采样电路结构,可在边积分边读出模式下有效抑制积分电容(0.15 pF)的KTC噪声.电路经0.5 μn5 V Nwell CMOS工艺流片,测试结果符合设计目标,在高帧频边积分边读出模式下工作状态良好,电路噪声约1.7×10-4V,动态范围大于80 dB.     

Design of current mirror integration ROIC for snapshot mode operation

Current mirror integration (CMI) read out integrated circuit (ROIC) topology provides a low input impedance to photo-detectors and provides large injection efficiency, large charge handling capacity and snapshot mode operation without in-pixel opamps. The ROIC described in this paper has been implemented with a modified current mirror circuit, with matched PMOS pairs for detector input stage and its biasing. The readout circuit has been designed for 30×30μm² pixel size, 4×4 array size, variable frame rate, 5 Mega pixel per second (Mpps). Experimental performance of the test chip has achieved 15 Me charge handling capacity, a high dynamic range of 83 dB, 99.8% linearity and 99.96% injection efficiency. The ROIC design has been fabricated in 3.3 V 1P6M UMC 180 nm CMOS process and tested up to 5 MHz pixel rate at room and at cryogenic temperature.     

一种降低寄生电容影响的64×4红外焦平面读出电路

本文提出了一种64×4扫描型红外焦平面读出电路。电路采用0．5μm标准CMOS工艺。工作电压为5V。本设计在列读出级采用了降低寄生电容影响的设计,以降低电路输出相对无寄生电容设计输出值的偏差,提高各通道的一致性。在对具有4级TDI、微扫描步长为探测器中心间距1/3的读出电路列暂存级进行的仿真中,相对于改进前的普通电路结构,本文提出的新型电路结构与设计理想值之间的偏差降为原来的10%。     

Parameter Test of ROIC for IRFPA Based on Virtual Instrument Technology

The readout integrated circuit(ROIC)technology is one of the critical technologies in the research of an infrared focal plane array(IRFPA).Based on the virtual instrument technology,a system for parameter test of ROIC is developed for IRFPA.The complex programmable logic device(CPLD)is applied into the system to increase its flexibility,With high reliability and precision,along with the integrated software and hardware environment,the system can test all kinds of ROICs.     

光电传感器读出电路的参数可调控制研究

基于电容反馈互导放大器和相关双采样结构的读出电路原理,分析了电路中控制信号的时序关系,设计了参数可调的时序控制电路.应用Cadence进行电路仿真和版图设计优化,通过流片、测试,证明参数可调的时序控制电路能有效调节参数,易于控制,适用于具有该读出结构的读出电路.     

一种降低寄生电容影响的64×4红外焦平面读出电路

本文提出了一种64×4扫描型红外焦平面读出电路。电路采用0.5μm标准CMOS工艺。工作电压为5V。本设计在列读出级采用了降低寄生电容影响的设计,以降低电路输出相对无寄生电容设计输出值的偏差,提高各通道的一致性。在对具有4级TDI、微扫描步长为探测器中心间距1/3的读出电路列暂存级进行的仿真中,相对于改进前的普通电路结构,本文提出的新型电路结构与设计理想值之间的偏差降为原来的10%。