一种轻量级的处理器核性能分析框架

面向国产处理器核心性能提升的实际需求,针对处理器核RTL设计中可能出现的性能缺陷问题,提出了一种基于RT L仿真的轻量级处理器核性能分析框架.该性能分析框架基于定向和随机测试激励,通过对基准处理器核(Base Core)和新一代处理器核(New Core)的RT L设计进行快速模拟仿真,并对模拟结果进行对比分析,从而发...     

从IP路径信息中推导AS边界

基于IP路径信息,从分析AS边界的一般模型入手,引入了AS边界序列的概念,提出了一系列AS边界判别规则,这些规则揭示了IP路径信息中所隐藏的AS边界划分规律.由此提出了一种基于规则的AS边界判别方法JBR(judging border by rules).实验结果表明,与基于别名解析的判别方法JBA(judging border by alias)相比,JBR具有较快的判别速度,在边界地址及边界链路的判断上都具有优势.     

受BGP策略影响的路由稳定性仿真数据分析

BGP是一个基于策略的路由协议，目前，由于BGP策略所引发的路由振荡在Internet中非常普遍，给网络稳定性健壮性都带来了很多负面的影响。网络仿真在路由稳定性研究中充当着相当重要的角色。用网络仿真的方法来研究和分析影响BGP路由稳定性的因素，是一个非常科学实用的研究方法和途径。     

RTL电路的时序优化设计

时序设计是数字系统性能的关键,在高层设计方法中对时序的控制进一步抽象,我们在介绍电路时钟和时序的基础上分析了RTL电路的时序模型,该模型讨论了RTL电路的时延路径、建立保持时间以及瞠工作的条件,并据此提出了相应的设计策略,通过实践证明这种设计方法是行之有效的。     

在网络层实现安全传输通道技术的研究

安全传输通道是对传输的原始信息进行加密和协议封装处理,从而实现安全传输的技术,本文在TCP/IP的网络层上提出了实现安全传输通道的技术和解决方案。并对网络层的安全传输通道技术提出了实现机制。     

基于组态的机场散货物流仿真系统设计与实现

结合机场散货物流现场实际情况和使用要求,采用组态技术开发了仿真系统。该系统应用遗传算法来合理分配货位地址,在使用组态软件建立仿真模型和数据字典的基础上,模拟了机场自动化立体仓库的作业过程,并设计了仿真动画、通讯和数据库接口等功能模块,最后进行了比较完善的测试,取得了满意的效果。该系统用于相关工程项目的开发和现场培训,可有效缩短工程周期,减少对生产运营造成的冲击,降低成本。     

基于NAS Benchmarks的ORC性能测试

1 引言安腾(Itanium)处理器是HP/Intel公司推出的第一代基于IA-64体系结构的处理器。IA-64体系结构是一种64位的支持显式指令级并行计算(Explicit Parallel Instruction Computing,EPIC)的体系结构,它实现了一系列新特性,支持开发更大的指令级并行性(Instruction Level Parallelism,ILP),突破了传统体系结构的性能限制。这些新特性包括:猜     

Internet建模的关键:研究AS间路由器级连接

AS-域内路由器双层建模方式是目前构建Internet规模的路由器级网络模型的最优方案,而该方案需要建模者首先了解域间路由器级连接的特点。指出AS类型对域间路由器级连接具有较大影响,通过定义域间参数映射,利用现网数据对域间参数映射进行了现象学分析,获取了不同类型AS相关参数的分布函数,解决了双层模型的组合问题。在此基础上,进一步对Internet建模尚需解决的若干问题进行了讨论。     

基于TCP／IP的网关转串口通讯

以8051系列的单片机和RTL8019AS网络接口芯片等构建网络接入系统,在RTL8019AS芯片提供的应用基础上完成TCP／IP协议,经过8051单片机实现数据的RJ-45与串口通讯。该设计为传统串口设备通过标准TCP／IP协议接入Internet提供了一种低成本解决方案。     

Domain–Specific High–Level Modeling and Synthesis for ATM Switch Prototyping

ATM switch, the core technology of an ATM networking system, is one of the major products in Fujitsu telecommunication business. However, current gate–level design methodology can no longer satisfy its stringent time–to–market requirement. It becomes necessary to exploit high–level methodology to specify and synthesize the design at an abstraction level higher than logic gates. This paper presents our prototyping experience on domain–specific high–level modeling and synthesis for Fujitsu ATM switch design. We propose a high–level design methodology using VHDL, where ATM switch architectural features are considered during behavior modeling, and a high–level synthesis compiler, MEBS, is prototyped to synthesize the behavior model down to a gate–level implementation. Since the specific ATM switch architecture is incorporated into both modeling and synthesis phases, a high–quality design is efficiently derived. The synthesis results shows that given the design constraints, the proposed high–level design methodology can produce a gate–level implementation by MEBS with about 15 percent area reduction in shorter design cycle when compared with manual design.