一种基于分集技术的空时码传输方法

根据分集技术的特点,对以往经典的传输方法进行了改进,提出了一种新的传输方法。在发射端,分成M组天线,每组包含Ti（i=1,2,…,M）根天线,不同组的天线利用不同的频率发射相同的或不同的信息,从而获得发射分集增益和复用增益。在接收端,分成M组天线,每组天线包含Ri（i=1,2,…,M）根天线,每组接收天线负责接收发射端同一组发射天线发射的信息,从而获得接收分集增益,即采用＂多对多＂的传输方式。仿真结果表明：文中方法与典型的传输方法相比,可大大加快传输速率和接收端的译码的速度。同时,在发射端,可以采用正交极化天线,降低了接收端之间的干扰,从而进一步提高了系统的性能。     

一种高效咬尾卷积码译码器的设计与仿真

介绍了咬尾卷积码的最优和次最优译码算法的实现细节,给出了采用新的蝶形图计算方法和环形内存来节省硬件资源的实现方法,最后给出了次最优算法在FPGA上的实现结果。     

TD-LTE系统中咬尾卷积码译码器的FPGA实现

在LTE中,为了获得正确无误的数据传输,要采用差错控制编码技术。LTE中是采用Viterbi和Turbo加速器来实现前向纠错。咬尾卷积码保证格形起始和终止于某个相同的状态,它具有不要求传输任何额外比特的优点。本文提出一种在FPGA中实现的咬尾卷积码的Viterbi译码算法,并在Xilinx的XC3S500E芯片上实现了该算法,最后对该算法性能进行了分析。     

高性能SRAM的低功耗设计

采用0.13 μm标准CMOS工艺,全定制设计实现了一款8 kB(8 k*8 bit)的高速低功耗静态随机存取存储器(SRAM).分析了影响存储器性能和功耗的原因,并在电路布局上做了改进,将两个3-8译码器进行拆分与重组,降低了互连线的延迟和耦合作用;同时,对灵敏放大器也做了改进.版图后仿真表明,在电源电压为1.2 V、温度为25 ℃的典型条件下,读1延时为766.37 ps,最大功耗为11.29 mW,功耗延时积PDP为8.65 pJ,实现了很好的性能.     

基于PIC的多载波系统联合检测译码算法

针对多入多出—正交频分复用（MIMO-OFDM）信号检测问题,基于并行干扰抵消技术提出了一种编码MIMO-OFDM系统联合检测与译码算法,通过在干扰抵消检测器和信道译码器之间传递判决信息提高系统的误比特率性能。计算机仿真表明,该算法获得的误码率性能较传统的迫零检测以及V-BLAST检测算法有了较大的提升。     

八路抢答器的设计与实现

本文介绍了八路抢答器电路的设计、仿真及实现的全过程,提出两套可行的设计方案：方案一采用74ls373实现电路的锁存,74ls148实现电路的编码,采用74ls48及数码管实现电路的显示;方案二采用集锁存、译码、驱动电路为一体的CD4511集成电路及数码管实现抢答器的控制和显示。     

LDPC编码慢跳频系统中的一种信道状态估计算法

采用信道编码技术能提高跳频系统的抗干扰能力,而精确的信道状态信息有利于提高系统误码率性能。基于和积译码过程,提出一种新的迭代信道估计译码算法,把译码后验信息反馈给信道节点并重新计算信道状态概率,生成新的对数似然比作为下一次迭代的先验消息,而且信道估计与编码信息在迭代中交替更新。仿真结果表明在部分频带干扰的LDPC编码慢跳频系统中,该算法性能优于传统的门限检测法,而且每个跳频时隙只需要较少符号就能够接近有精确信道状态信息的情况。     

一种低迭代次数的极化码置信传播译码算法

针对置信传播(Belief Propagation,BP)译码算法在迭代次数较多时吞吐量和译码时延性能提升受限的问题,提出了一种低迭代次数的极化码BP译码算法,通过采用比特翻转和子信道冻结的方式,降低译码过程中的迭代次数.仿真结果表明,相对于传统极化码BP译码算法(设置最大迭代次数为40次),所提算法在信噪比为3 dB...     

RS(31,27)高速编译码器的FPGA实现

RS码是目前最有效、应用最广泛的差错控制编码方法之一.该文深入研究了RS编解码的原理,对相关算法进行优化.并在FPGA上实现了(31,27)编解码器.由仿真结果验证了该编解码器占用系统资源少,运行时间快,能够满足通信系统上的要求.     

联合译码在图像无线传输中的应用

对Turbo码编码结构作了适当调整,进行信道编码的不仅有信源编码信息还有信源信息的统计特性,将信源编码后码流中存在的残留冗余特性应用到被传输的信源编码信息在进行Turbo码译码的算法中,给出了实验结果。通过结果比较发现,改进算法提高了Turbo码译码的纠错性能。