DSP处理器单粒子翻转率测试系统的研制

航天器及其内部元器件在太空中会受到单粒子效应(SEE)带来的威胁,因此航天用电子器件在装备前必须进行抗SEE能力的测试评估。针对传统测试方法存在的测试系统程序容易在辐照过程崩溃、统计翻转数不准确、单粒子闩锁(SEL)辨别不清晰和忽略内核翻转统计等问题,设计了一种测试系统,通过片外加载与运行程序从而减少因辐照导致片内程序异常的现象;通过片外主控电路统计被测电路翻转数使统计翻转结果准确;通过主控电路控制被测电路时钟供给排除因频率增加导致电流过大而误判发生SEL的情况;通过内核指令集统计内核翻转数。实验结果表明,该测试系统可以实时全面地监测数字信号处理器(DSP)的SEE,并有效防止辐照实验器件(DUT)因SEL而失效。     

Partial evaluation based triple modular redundancy for single event upset mitigation

We present a design technique, Partial evaluation-based Triple Modular Redundancy (PTMR), for hardening combinational circuits against Single Event Upsets (SEU). The basic ideas of partial redundancy and temporal TMR are used together to harden the circuit against SEUs. The concept of partial redundancy is used to eliminate the gates whose outputs can be determined in advance. We have designed a fault insertion simulator to evaluate partial redundancy technique on the designs from MCNC′91 benchmark. Experimental results demonstrate that we can reduce the area overhead by up to 39.18% and on average 17.23% of the hardened circuit when compared with the traditional TMR. For circuits with a large number of gates and less number of outputs, there is a significant savings in area. Smaller circuits or circuits with a large number of outputs also show improvement in area savings for increased rounding range.     

一种基于编码的存储器加固设计

在太空辐射环境中存在各种宇宙射线和一些高能粒子,其中单粒子翻转（SEU）效应是引起存储器软错误的重要因素,降低了数据传输的可靠性,因此成为当前集成电路抗辐射加固设计的研究重点之一。标准的纠错编码（ECC）设计冗余度将占用超过50%的存储量,该设计基于缩短汉明码的原理实现了对32位存储器采用7位冗余码进行纠错编码的SEC-DED加固设计,在资源上得到了优化;同时从概率的角度分析了可靠性的理论基础,通过编码可靠性可以提高3到6个数量级。     

Radiation tolerance studies on the VA32 ASIC for DAMPE BGO calorimeter

The Dark Matter Particle Explorer （DAMPE） is being constructed as a scientific satellite to observe high en- ergy cosmic rays in space. As a crucial detector of DAMPE, the BGO calorimeter consists of 1848 PMT dynode signals which bring difficulties in front-end electronics on the space-limited and power-limited satellite platform. To overcome the challenge, a low-noise, low-power and high-integration ASIC chip, named VA32HDR14.2, is taken into account. In order to evaluate the radiation tolerance of the chip in space radiation environment, both single event effect （SEE） and total ionizing dose （TID） tests were performed. The SEE test result shows that the effective linear energy transfer （LET） threshold of single event latch-up （SEL） of the chip is around 23.0 MeV- cm2/mg, which is relatively sensitive, thus protection methods must be taken in the electronics design, The TID test result shows that the TID performance of the chip is higher than 25 Krad（Si）, which satisfies the design specification.     

设计和表征一个65nm抗辐射标准单元库

提出了一个基于商用65nm工艺在晶体管级设计抗辐射数字标准单元库的方法。因为当C单元的两个输入是不同的逻辑值时输出会进入高阻模式,并保持输出逻辑电平不变,而当输入端有相同的逻辑值时,C单元的功能就像一个反相器的特性。因此它有把因为辐射粒子引起的单粒子翻转（SEU）效应或单粒子传输（SET）效应所产生的毛刺滤除掉的能力。在这个标准单元库中包含了在晶体管级使用C单元设计了抗辐射的触发器,以便于芯片设计者可以使用这个库来设计具有更高抗辐射能力和减小面积、功耗和延迟的芯片。在最后为了能表征标准单元在硅片上的延迟特性,一个基于环形振荡器的芯片结构用来测量每个单元的延迟,以及验证抗辐射能力。延迟测量结果跟版图后仿真结果偏差在10％以内。     

一种高温单粒子效应测试系统的设计与实现

航天器件在空间环境中存在着单粒子效应,根据研究可知高温会提升单粒子效应的敏感性,因此为了更好地评估器件的抗辐射性能,有必要建立一套高温单粒子效应测试系统.通过建立高温单粒子效应测试系统,选择ASIC和SRAM进行高温测试实验,完成了电路高温下的单粒子效应检测,证明了温度提升单粒子效应敏感性的事实.     

FPGA单粒子效应的脉冲激光试验方法研究

通过测试基于静态随机存储器（SRAM）的现场可编程门阵列（FPGA）芯片的单粒子效应,研究脉冲激光的试验方法,评估脉冲激光试验单粒子效应的有效性。研究表明,激光光斑聚焦深度和激光注量是影响脉冲激光单粒子效应试验的重要因素。试验发现,脉冲激光在较高能量时,单个激光脉冲会触发多个配置存储位发生单粒子翻转,造成芯片饱和翻转截面偏大。激光辐照芯片时,观察到芯片的内核工作电流以1～2 mA的幅度逐渐增加,在此期间器件工作正常。试验获得了Virtex 2 FPGA芯片的静态单粒子翻转截面和翻转阈值。通过对比激光与重离子的试验结果发现,二者在测试器件单粒子翻转方面基本一致,脉冲激光可有效研究芯片的单粒子效应特性。     

嵌入式存储器空间单粒子效应失效率评估方法研究

嵌入式存储器易受到空间单粒子效应(Single-Event Effects, SEE)的影响。该文提出了一种单粒子效应失效率评估的方法,包含了单粒子翻转和单粒子瞬态扰动等效应对嵌入式存储器不同电路单元的具体影响,可对不同存储形式、不同容错方法的嵌入式存储器单粒子效应失效率进行定量评估。该文提出的评估方法在中国科学院电子学研究所自主研制的嵌入式可编程存储器试验芯片上得到了验证,地面单粒子模拟实验表明该文方法预测的失效率评估结果与实验测试结果的平均偏差约为10.5%。     

一种基于抗辐照体系架构的单粒子效应等效评估拟合算法

针对国内加速器辐照实验无法充分满足航天器单粒子抗辐照设计验证需求的问题,本文提出了一种单粒子效应抗辐照等效评估拟合算法模型。该算法模型基于抗辐照体系架构,构建可靠性贡献度耦合因子,获取单粒子效应下系统功能中断截面随粒子线性能量转移(LET)值变化的等效耦合关系,从而降低对辐照实验条件依赖,为航天器抗辐照设计验证提供更多基准数据。最终通过实验数据分析比对,该算法模型可用于辐照实验数据的评估拟合,提升了航天器系统抗辐照设计可靠性评估效率。     

PMOS晶体管工艺参数变化对SRAM单元翻转恢复效应影响的研究

基于Synopsys公司3D TCAD器件模拟,该文通过改变3种工艺参数,研究65 nm体硅CMOS工艺下PMOS晶体管工艺参数变化对静态随机存储器(Static Random Access Memory, SRAM)存储单元翻转恢复效应的影响。研究结果表明：降低PMOS晶体管的P+深阱掺杂浓度、N阱掺杂浓度或调阈掺杂浓度,有助于减小翻转恢复所需的线性能量传输值(Linear Energy Transfer, LET);通过降低PMOS晶体管的P+深阱掺杂浓度和N阱掺杂浓度,使翻转恢复时间变长。该文研究结论有助于优化SRAM存储单元抗单粒子效应(Single-Event Effect, SEE)设计,并且可以指导体硅CMOS工艺下抗辐射集成电路的研究。