CMOS/SOI 4Kb SRAM总剂量辐照实验

研究了CMOS/SOI 4Kb静态随机存储器的抗总剂量辐照性能.CMOS/SOI 4Kb静态随机存储器采用1K×4的并行结构体系,其地址取数时间为30ns,芯片尺寸为3.6mm×3.84mm;在工作电压为3V时,CMOS/SOI 4Kb静态随机存储器抗总剂量高达5×105Rad(Si),能较好地满足军用和航天领域的要求.     

Two-dimensional threshold voltage analytical modes of DMG strained-silicon-on-insulator MOSFETs

For the first time, a simple and accurate two-dimensional analytical model for the surface potential variation along the channel in fully depleted dual-material gate strained-Si-on-insulator (DMG SSOI) MOSFETs is developed. We investigate the improved short channel effect (SCE), hot carrier effect (HCE), drain-induced barrier-lowering (DIBL) and carrier transport efficiency for the novel structure MOSFET. The analytical model takes into account the effects of different metal gate lengths, work functions, the drain bias and Ge mole fraction in the relaxed SiGe buffer. The surface potential in the channel region exhibits a step potential, which can suppress SCE, HCE and DIBL. Also, strained-Si and SOI structure can improve the carrier transport efficiency, with strained-Si being particularly effective. Further,the threshold voltage model correctly predicts a "rollup" in threshold voltage with decreasing channel length ratios or Ge mole fraction in the relaxed SiGe buffer. The validity of the two-dimensional analytical model is verified using numerical simulations.     

薄膜全耗尽SOICMOS器件和电路

对全耗尽 SOI(FD SOI) CMOS器件和电路进行了研究 ,硅膜厚度为 70 nm.器件采用双多晶硅栅结构 ,即NMOS器件采用 P+多晶硅栅 ,PMOS器件采用 N+多晶硅栅 ,在轻沟道掺杂条件下 ,得到器件的阈值电压接近0 .7V.为了减小源漏电阻以及防止在沟道边缘出现空洞 (V oids) ,采用了注 Ge硅化物工艺 ,源漏方块电阻约为5 .2Ω /□ .经过工艺流片 ,获得了性能良好的器件和电路 .其中当工作电压为 5 V时 ,0 .8μm 10 1级环振单级延迟为 45 ps     

新型集成压力与温度MEMS传感器

本文提出一种MEMS传感器,单片集成温度和气压的检测单元。该传感器采用SOI硅片的上层硅作为压阻薄膜,因此各管芯的薄膜厚度有良好的一致性。传统的背面体硅腐蚀方法未被采用,因为碱性溶液腐蚀体硅会在<111>面自停止,形成57.4°的斜坡,从而增大管芯面积,取而代之的是ICP深硅刻蚀。片上集成两个PN结,结区面积呈比例,可以实现温度检测功能。测试表明在-40-100℃之间都有良好的线性度,PN结的离子注入工艺与压阻注入工艺完全兼容,减少了工艺成本。     

0．8μm SOI CMOS技术及电路研制

SOI CMOS技术在一些特殊应用领域中有着体硅无法比拟的优势文中叙述采用SIMOX材料和0.8μm SOI CMOS工艺加固技术成功研制出抗辐射性能较好的器件和电路,并且给出了SOI CMOS器件的特性随辐照总剂量的变化关系,试验电路通过了总剂量500 Krad(Si)钴60γ射线辐照实验。     

不同偏置下全耗尽SOI NMOSFET总剂量抗辐射的研究

研究了不同偏置条件下,全耗尽SOI NMOSFET的总剂量抗辐射特性,主要讨论不同偏置条件对器件中陷获电荷的产生和分布,以及由此对器件性能产生的影响.通过器件模拟发现,在辐射过程中器件的偏置条件不同,造成器件的有源区和埋氧层中电场的分布有着很大的差异.而俘获电荷的产生与电场又有着紧密的联系,所以造成了俘获电荷的分布和密度有很大的不同,从而对器件的影响也不同.模拟结果表明,在三种不同的偏置条件下,OFF态（关态）时背沟道附近陷获电荷密度最高,以常数电流法估算出的阈值电压负漂移最大,同时引起了最大的本底静态漏电流.     

自顶向下制备硅纳米线环栅MOSFET新工艺

准弹道输运特征的环栅纳米线MOSFET由于具备很强的栅控能力和抑制短沟道效应的能力,被认为是未来22nm技术节点以下半导体发展路线最有希望的候选者之一。采用传统CMOS工艺在SOI和体硅衬底上制备环栅纳米线MOSFET,解决了许多关键的技术难点,获得了许多突破性进展。文章综述了目前各种新颖的自顶向下制备方法和各种工艺的优缺点,以及优化的方向。     

探讨医院医疗器械的信息化管理

随着我国医院管理工作的规范化和现代化,医疗器械逐渐成为医院诊疗的现代化工具,是保证医疗工作正常运行的必要条件。在如今计算机产业迅速发展的信息时代,作为医院医疗器械管理技术人员,认清新形势下的医疗器械管理特点和前景,及时转变观念,拓展思路,开发适合本医院的医疗器械知识管理系统（KMS）,探索医疗器械信息化的新型管理模式,是医院医疗器械现代化管理的一项重要内容。     

硅膜厚度对0.1μm SOI槽栅NMOS器件特性的影响

SOI技术和槽栅MOS新器件结构是在改善器件特性方面的两大突破,SOI槽栅MOS器件结构能够弥补体硅槽栅MOS器件在驱动能力和亚阈值特性方面的不足,同时也保证了在深亚微米领域的抑制短沟道效应和抗热载流子效应的能力.仿真结果显示硅膜厚度对SOI槽栅MOS器件的阈值电压、亚阈值特性和饱和驱动能力都有较大影响,选择最佳的硅膜厚度是获得较好的器件特性的重要因素.     

源区浅结SOI MOSFET的辐照效应模拟

研究了源区浅结的不对称SOIMOSFET对浮体效应的改善 ,模拟了总剂量、抗单粒子事件 (SEU)、瞬时辐照效应以及源区深度对抗辐照性能的影响 .这种结构器件的背沟道抗总剂量能力比传统器件有显著提高 ,并且随着源区深度的减小 ,抗总剂量辐照的能力不断加强 .体接触不对称结构的抗SEU和瞬时辐照能力优于无体接触结构和传统结构器件 ,这与体接触对浮体效应的抑制和寄生npn双极晶体管电流增益的下降有关