A BIST-DFT technique for DC test of analog modules

Among test techniques for analog circuits, DC test is one of the simplest method for BIST application since easy to integrate test pattern generator and response analyzer are conceivable. Precisely, this paper presents such an investigation for a CMOS operational amplifier that is latter extended to active analog filters. Since the computation of fault coverage is still a controversy question for analog cells, we develop first an evaluation technique for optimizing the tolerance band of the measurements to test. Then, using some DFT solutions we derive single DC pattern and discuss the minimal number of points to test for the detection of defects. A response analyzer is integrated with a Built-in Voltage Sensor (BIVS) and provides directly a logic pass/fail test result. Finally, the extra circuitry introduced by this BIST technique for analog modules does not exceed 5% of the total silicon area of the circuit under test and detects most of the faults.     

基于故障确认的一体化测试性试验验证平台

针对目前测试性试验中缺乏有效的试验验证平台的现状, 创新性地提出了基于故障确认的一体化平台,具备装备功能性能测试、故障注入、测试性评估等功能。通过对测试性试验验证流程及步骤的论述,结合直接故障注入、等效故障注入、实际故障统计、测试性仿真分析等进行测试性综合评估,对一体化平台的硬件组成和软件框架进行了详细论述。最终将一体化平台应用于某型相控阵雷达的测试性评估试验,具有很强的工程推广价值。     

κ故障的ξ可诊性

本文利用摄动理论和流形距离,首次提出了容差电路k故障可诊条件,该条件定量地描述了容差电路可诊性是如何依赖于电路标称数据和可测得信号的。文章还指出了该可诊条件为合理使用定位故障的极值法提供了理论基础。     

深亚微米SoC芯片的可测试性设计

深亚微米工艺使SoC芯片集成越来越复杂的功能,测试开发的难度也不断提高。由各种电路结构以及设计风格组成的异构系统使测试复杂度大大提高,增加了测试时间以及测试成本。描述了一款通讯基带SoC芯片的DFT实现,这款混合信号基带芯片包含模拟和数字子系统,IP核以及片上嵌入式存储器,为了满足测试需求,通过片上测试控制单元,控制SoC各种测试模式,支持传统的扫描测试以及专门针对深亚微米工艺的,操作在不同时钟频率和时钟域的基于扫描的延迟测试模式,可配置的片上存储器的BIST操作以及其它一些特定测试模式。     

数模混合集成电路的可测性设计

本文提出了数模混合集成电路的一种可测性设计结构。在IEEE1149.1标准的基础上,用模拟多路分配器与选择器实现对模拟宏单元的隔离、控制与观察。模拟宏单元测试所需的数字控制信号在TAP的控制下扫描输入。这种方法有效地增加了混合信号集成电路的可控制性、可观察性与可诊断性。该方法允许扩充到电路板级与系统级的可测性设计。     

基于改进键合图方法的层次机电系统的测试性建模与分析

现有层次化机电系统测试性建模与分析方法,存在着测试性参数值较小的缺陷,为了解决上述问题,提出基于改进键合图方法的层次化机电系统测试性建模与分析方法;引入改进键合图方法,将其有效的融合到贝叶斯网络中,以此为基础,搭建系统测试性模型,通过插值获取测试性参数;以搭建的系统测试性模型为工具,描述层次化机电系统结构,构建层次化机电系统键合图,检测并隔离层次化机电系统故障,实现了基于改进键合图方法的层次化机电系统测试性的建模与分析;通过实验结果显示:与现有的3种层次化机电系统测试性建模与分析方法相比较,提出的层次化机电系统测试性建模与分析方法极大地提升了测试性参数,充分说明所提方法具备更好的测试性效果。     

线性电路K故障诊断法的有效范围

在使用K故障诊断法时,为提高电路的可诊断性,可以采取诸如增加可及节点,或改变激励点,增加激励和测量次数等办法。本文对这些措施的有效性,以及如何增加可及节点问题进行了详细的讨论,特别着重对比较有效的多激励法进行研究,给出了用多激励法进行诊断时,电路可K故障支路诊断的条件。     

故障验证体系的可诊性理论

本文首先通过Voronoi超球面描述了故障验证方法体系中全部特征子阵的最近邻关系,再通过摄动理论分析了测量电压变化阵k维最大方向能量子空间的酉基阵对故障特征子阵的偏差干扰角。然后在此基础上讨论了故障验证方法体系可诊性问题,导出了该方法体系在诊断模拟电路故障时的可诊充要条件,并据可诊性质对诊断问题进行了分类界定。     

航空电子综合化设备测试性设计

本文介绍了机内自动测试（BIT）的基本概念，提出了一种解决航空电子综合化设备测试性设计的方法，并对设备中主要部分的BIT设计作了详细的阐述。     

基于方程相容性检测有源网络多重故障的可测性

该文引入零泛器电路讨论有源网络的k故障定位的问题,使含有四种受控电源的有源网络k故障定位方法与无源网络统一起来。此外,对有源网络k故障定位的局部可测条件和全局可测条件从拓扑上进行了分析。