基于模糊自适应控制的数字电源设计与实现

为使电源输出纹波小、效率高,设计了以DC-DC变换电路串联LDO电路构成数字式直流稳压电源,将开关电源和线性电源结合起来,兼顾两者的优点。采用模糊自适应PID控制算法对DC-DC变换电路和LDO电路进行控制,得到了满意效果。实验表明,该系统具有输出稳定性好、精度高、效率高等特点,具有较好的实用价值。     

一种低压差线性稳压电路的并行测试方法

介绍了一种特别的低压差线性稳压电路,以及针对该电路的测试方法。该电路的特殊之处在于圆片上所有管芯的输出端短接在一起,无法直接用常规方式进行多工位并行测试,需要使用浮动电源对每个工位进行隔离测试。同时在测试方案中加入了自校准功能,可以在长期大规模测试中有效地保证测试准确性,避免因测试系统出现异常造成误测。     

一种具有折返电流限保护的低噪声LDO

针对传统片外电容型LDO噪声较差的问题,基于180nm BCD工艺,设计了一款具有折返电流限保护功能的低噪声LDO电路。基准与误差放大器间插入一阶RC低通滤波器,可滤除基准输出高频噪声,并取消传统LDO电路中的反馈电阻,从而降低噪声。通过折返电流限保护电路实现限流和折返功能。合理设置短路电流,有效避免LDO在启动或恢复过程中进入锁定状态。仿真结果表明,LDO在输入电压为4～5V时可稳定输出2V电压,最大带载电流为70mA,过流限为120mA。典型情况下的噪声功率谱在1kHz处为12.7nV/■,RMS噪声为3.6μV。     

一种新颖的LDO频率补偿技术

通过对传统LDO频率补偿电路的零点、极点进行分析,提出了一种新颖的频率补偿技术.在原有频率补偿电路的基础上,增加一个电阻和电容以及一个PMOS管,构成新的补偿网络.此补偿网络产生一组零极点,且零点在带宽范围内,极点在带宽范围外.仿真结果显示,输出电流为100 mA时,相位裕度为87°;输出电流为1 μA时,相位裕度为46°.电路设计基于TSMC 0.18 μm CMOS工艺,采用Hspice进行仿真,电路工作电压为1.8 V.     

LDO漏压状态监测电路的设计

针对LDO稳压器某些情况下输出电压不正常的特点,提出一种除了可监测LDO稳压器的过温过流保护状态以外,还可监测稳压器工作在漏压区状态的故障监测电路,使LDO稳压器的功能更加完善;最后给出了仿真验证结果。     

LDO失效分析及改善

低压差线性稳压器(Low Dropout Regulator,LDO)新品导入中,过强的铜线焊接会使焊球下芯片层间电介质层(Interlayer Dielectric,ILD)产生裂纹,从而导致器件测试漏电流失效或可靠性失效。通过对芯片结构的分析,指出LDO漏电流失效的原因,同时详细讨论了如何确定合理的铜线焊接参数、如何检测失效以及失效分析步骤。     

一种快速瞬态响应的无片外电容型LDO

设计了一种快速瞬态响应的无片外电容型LDO。采用高增益高带宽的超级跨导结构(STC)的误差放大器,利用动态偏置技术与电容耦合技术,极大地增强了摆率。引入额外的快速响应环路,进一步提升了瞬态响应速度。基于0.18 μm CMOS工艺进行设计。结果表明,该LDO的最低供电电压为1 V,漏失电压仅为200 mV,可提供最大100 mA的负载电流,能在最大输出电容为100 pF、最低负载为50 μA的条件下保证电路稳定。负载电流在0.5 μs内由50 μA跳变至100 mA时,LDO输出导致的过冲电压和下冲电压分别为200 mV和306 mV。     

FVF‐Based Low‐Dropout Voltage Regulator with Fast Charging/Discharging Paths for Fast Line and Load Regulation

A new internally compensated low drop‐out voltage regulator based on the cascoded flipped voltage follower is presented in this paper. Adaptive biasing current and fast charging/discharging paths have been added to rapidly charge and discharge the parasitic capacitance of the pass transistor gate, thus improving the transient response. The proposed regulator was designed with standard 65‐nm CMOS technology. Measurements show load and line regulations of 433.80 μV/mA and 5.61 mV/V, respectively. Furthermore, the output voltage spikes are kept under 76 mV for 0.1 mA to 100 mA load variations and 0.9 V to 1.2 V line variations with rise and fall times of 1 μs. The total current consumption is 17.88 μA (for a 0.9 V supply voltage).     

一种高稳定性高精度低压差线性稳压器的分析与设计

提出了LDO,其基于缓慢滚降式频率补偿方法,通过在电路中引入三个极零对(极零对的产生没有增加静态功耗),不仅克服了常规LDO不能使用低等效串联电阻、低成本陶瓷输出电容的缺点,而且确保了系统在整个负载和输入电压变化范围内稳定工作.由于LDO通常给高性能模拟电路供电,因此其输出电压精度至关重要;而该补偿方法能满足高环路增益、高单位增益带宽的设计要求,从而大幅提高LDO的精度.该LDO基于0.5μm CMOS工艺实现.后仿结果表明,即使在低压满负载条件下,其开环DC增益仍高于70dB,满载时单位增益带宽可达3MHz,线性调整率和负载调整率分别为27μV/V和3.78μV/mA,过冲和欠冲电压均小于30mV,负载电流为150mA时的漏失电压(dropout电压)仅为120mV.     

一种用于负LDO稳压器的高精度带隙基准源

介绍了一种高精度带隙基准电路结构。采用二阶曲率补偿技术,通过增加一正温度系数项,补偿电路中Vbe(T)展开的负温度系数对数项,改善了基准电压源的温度稳定性。应用该基准电路,设计了一个负输出低压差(LDO)线性稳压器,用高压BIPIC工艺进行流片。测试结果显示,该负LDO线性稳压器的温度系数为85 ppm/℃,线性调整率≤0.02%/V,负载调整率≤0.2%。