全文获取类型
收费全文 | 1607篇 |
免费 | 228篇 |
国内免费 | 127篇 |
专业分类
电工技术 | 258篇 |
综合类 | 140篇 |
化学工业 | 58篇 |
金属工艺 | 6篇 |
机械仪表 | 104篇 |
建筑科学 | 11篇 |
矿业工程 | 18篇 |
能源动力 | 5篇 |
轻工业 | 15篇 |
水利工程 | 11篇 |
石油天然气 | 14篇 |
武器工业 | 11篇 |
无线电 | 734篇 |
一般工业技术 | 79篇 |
冶金工业 | 20篇 |
原子能技术 | 16篇 |
自动化技术 | 462篇 |
出版年
2024年 | 11篇 |
2023年 | 15篇 |
2022年 | 60篇 |
2021年 | 41篇 |
2020年 | 35篇 |
2019年 | 33篇 |
2018年 | 26篇 |
2017年 | 57篇 |
2016年 | 61篇 |
2015年 | 73篇 |
2014年 | 106篇 |
2013年 | 110篇 |
2012年 | 135篇 |
2011年 | 157篇 |
2010年 | 102篇 |
2009年 | 95篇 |
2008年 | 123篇 |
2007年 | 145篇 |
2006年 | 121篇 |
2005年 | 99篇 |
2004年 | 73篇 |
2003年 | 63篇 |
2002年 | 48篇 |
2001年 | 44篇 |
2000年 | 23篇 |
1999年 | 22篇 |
1998年 | 20篇 |
1997年 | 17篇 |
1996年 | 10篇 |
1995年 | 10篇 |
1994年 | 8篇 |
1993年 | 5篇 |
1992年 | 3篇 |
1991年 | 2篇 |
1990年 | 1篇 |
1988年 | 2篇 |
1987年 | 2篇 |
1986年 | 1篇 |
1978年 | 1篇 |
1963年 | 1篇 |
1959年 | 1篇 |
排序方式: 共有1962条查询结果,搜索用时 0 毫秒
91.
为了解决电容充放电放大电路测量时间间隔的不稳定,采用复杂可编程芯片FPGA设计实现精密时间间隔的测量。FPGA的锁相环(PLL)电路得到高频时钟,时钟管理器(DCM)实现高速时钟移相,内插时钟得到高精度时间测量。通过在光电回波脉冲时间间隔测量系统中验证,该设计可以得到200ps的时间间隔测量精度。采用FPGA芯片设计的数字化测量系统,具有集成度高,性能稳定,抗干扰强,设计方便等优点,能广泛应用于科研和生产中 相似文献
92.
在高杂波环境下工作的雷达系统要求大的瞬时动态范围,才能实现对弱目标信号的录取,迫切需要设计实现高动态范围的高速数据采集系统。研究了ADC芯片选型、时钟设计和前端电路设计对数据采集系统动态范围的影响,基于AD9650设计实现了一个16 b,65 MSPS的高速数据采集系统,用于实现对高杂波环境下雷达回波信号的采集。 相似文献
93.
94.
在弹载扩频脉冲应答式测距系统中,应答机直接利用捕获脉冲作为时标信号进行测距。此法在高信噪比时测距精度较高,但在低信噪比时,伪码同步脉冲的抖动较大,同时捕获脉冲会产生整数个伪码周期地滑动,导致测距误差较大。为了提高测距精度,提出了一种利用帧头消除脉冲应答式测距时标整周期滑动并降低时钟抖动的方法。在获得伪码捕获脉冲并检测到帧头后,应答机才启动应答信号,可有效降低低信噪比时的测距误差。 相似文献
95.
96.
UHF RFID是一款超高频射频识别标签芯片,该芯片采用无源供电方式,对于无源标签而言,工作距离是一个非常重要的指标,这个工作距离与芯片灵敏度有关,而灵敏度又要求功耗要低,因此低功耗设计成为RFID芯片研发过程中的主要突破点。在RFID芯片中的功耗主要有模拟射频前端电路,存储器,数字逻辑三部分,而在数字逻辑电路中时钟树上的功耗会占逻辑功耗不小的部分。本文着重从降低数字逻辑时钟树功耗方面阐述了一款基于ISO18000-6Type C协议的UHF RFID标签基带处理器的的优化和实现。 相似文献
97.
以基于Cadence CCOPT引擎设计时钟树为例,介绍了以降低时钟树功耗为主要目的,使用门控技术,以及选择合适缓冲器、反相器构建时钟树的方法。通过完成物理设计动态仿真和功耗分析的数据表明,在保证时序收敛的前提下,使用门控技术和选用不同缓冲器、反向器对整个时钟树的功耗及性能影响进行分析。实验结构表明,对使用门控技术芯片的功耗在不同的操作条件下,整个时钟树上的功耗节省约50%;适合使用缓冲器和方向器构建时钟树。同时,在使用达到相同驱动的能力缓冲器和反相器情况下,使用缓冲器的时钟树较使用反相器的时钟树节省30%。 相似文献
98.
时钟器件芯片可以实现通信网定时同步、时钟产生、时钟恢复和抖动滤除、频率合成和转换、时钟分发和驱动等功能。在系统设计中,选用好的时钟驱动芯片,可以省去系统时钟树设计,既节省空间,又提高系统性能。介绍一款高性能时钟驱动器的集成电路设计方法,主要性能要求有:低传播延时、低输出偏斜、低输出抖动、抗电磁干扰能力、抗ESD能力,一一详述了达到各项要求的设计。 相似文献
99.
数字时钟设计既是电子教学中最为典型的综合性实验之一,也在商业领域有着极为广泛地应用。文中介绍了一种以74LS190同步可预置的十进制可逆计数IC为主功能芯片,联合其他逻辑门器件共同实现数字时钟功能的电路。该电路包含4个子模块,分别是1Hz脉冲产生电路、计数电路、手动校时电路和整点报时电路。设计过程中利用EWB5.0软件仿真,既提高了设计效率,又节约了设计成本。经验证,该电路工作稳定可靠,达到了预期的效果。 相似文献
100.
本文提出了一种基于交错延迟单元和动态补偿电路的高精度时钟同步电路结构,HPSC,并
可用在对时钟要求较高的大规模分布网络中。此电路采用了基于SMD的粗调结构和动态补偿
电路的细调结构,可在两个时钟周期内完成粗调并在接下来三个时钟周期内完成细调,其误
差小于3.8 ps。本电路使用SMIC 0.13 μm 1P6M 工艺设计并实现,供电电压1.2 V。其输入
频率为200MHz-800MHz,占空比为20%-80%,有效面积 245μm×134μm,功耗为1.64 mW@500MHz 相似文献