采样时钟抖动对伪码测距精度的影响

在皮卫星的伪码再生测距中,大量采用数字信号处理技术.而皮卫星体积小、功耗低特点决定只能采用较低指标的晶振源和简化的处理电路,两者带来的A/D采样时钟抖动会影响伪码跟踪环的跟踪性能,进而降低测距精度.分析了A/D采样时钟抖动在伪码测距处理过程中的噪声模型,并对码跟踪环的跟踪性能的影响进行了分析,仿真结果显示A/D采样时钟抖动、采样位数和中频共同作用影响伪码测距精度.     

FPGA芯片中边界扫描电路的设计实现

应用在FPGA芯片中的边界扫描电路侧重于电路板级测试，兼顾芯片功能测试，同时提供JTAG下载方式。FPGA芯片的规模越来越大，引脚数目越来越多，边界扫描单元也随之相应增加。在此情况下，边界扫描电路设计时为了避免移入错误数据，对时钟偏差提出了很高的要求。同时，由于扫描链包含大量的边界扫描单元，在板级测试时，大大降低了有效测试速率。针对这两个问题，提出了对边界扫描单元的改进方式，改进后的边界扫描电路不仅可实现测试、编程功能，而且大大提高了电路抗竞争能力，保证电路正常工作。改进后的电路使边界扫描寄存器链的长度可以改变，使有效测试速率提高了20倍左右。     

基于FPGA的DVB-ASI信号接收的实现

DVB-ASI(Digtal Video Broadcasting-Asynchronous Serial Interface)信号是一种高速的异步串行信号,在对其接收时常会出现误码率过高,解码困难等情况。以往DVB-ASI信号的接收常采用专用的通信接收处理芯片,成本较高,本文采用芯片为altera公司的EP2C8Q208C8,其中采用多重相位技术和过采样实现了时钟的恢复,有效地降低了误码率。然后对采样的数据进行字对齐,8B/10B解码,字同步,经过包同步后输出符合MPEG-2标准的TS(Transport Stream)流。系统的所占资源为610个LE,占芯片总资源的7.4%,工作频率为135MHZ。     

VxWorks平台内核态ARINC653分区实时调度算法设计与实现

集成模块化航空电子架构(integrated modular avionic,IMA)已成为主流航空电子系统;ARINC 653作为航空电子设备IMA架构的标准应用接口,成为研究航空电子软件编程方法的入口;最新研究表明,VxWorks能够为航空电子分区管理提供最优化的平台;然而,基于VxWorks的ARINC 653高效分区调度算法依然是研究的“盲区”;由此,设计了VxWorks内核态分层ARINC 653分区实时调度算法,提高了分区调度效率,为VxWorks内核ARINC 653完整性的研究提供非常有价值的参考;实验数据说明,相较于传统用户态分区管理模型,该调度算法使分区释放开销和分区释放抖动两项指标均显著降低.     

Identification and Characterization of PSEUDO-RESPONSE REGULATOR (PRR) 1a and 1b Genes by CRISPR/Cas9-Targeted Mutagenesis in Chinese Cabbage (Brassica rapa L.)

The CRISPR/Cas9 site-directed gene-editing system offers great advantages for identifying gene function and crop improvement. The circadian clock measures and conveys day length information to control rhythmic hypocotyl growth in photoperiodic conditions, to achieve optimal fitness, but operates through largely unknown mechanisms. Here, we generated core circadian clock evening components, Brassica rapa PSEUDO-RESPONSE REGULATOR (BrPRR) 1a, 1b, and 1ab (both 1a and 1b double knockout) mutants, using CRISPR/Cas9 genome editing in Chinese cabbage, where 9–16 genetic edited lines of each mutant were obtained. The targeted deep sequencing showed that each mutant had 2–4 different mutation types at the target sites in the BrPRR1a and BrPRR1b genes. To identify the functions of BrPRR1a and 1b genes, hypocotyl length, and mRNA and protein levels of core circadian clock morning components, BrCCA1 (CIRCADIAN CLOCK-ASSOCIATED 1) and BrLHY (LATE ELONGATED HYPOCOTYL) a and b were examined under light/dark cycles and continuous light conditions. The BrPRR1a and 1ab double mutants showed longer hypocotyls, lower core circadian clock morning component mRNA and protein levels, and a shorter circadian rhythm than wildtype (WT). On the other hand, the BrPRR1b mutant was not significantly different from WT. These results suggested that two paralogous genes may not be associated with the same regulatory function in Chinese cabbage. Taken together, our results demonstrated that CRISPR/Cas9 is an efficient tool for achieving targeted genome modifications and elucidating the biological functions of circadian clock genes in B. rapa, for both breeding and improvement.     

串行时钟芯片DS1302在温度测量记录仪表中的应用

对测量仪表中普遍使用的实时时钟技术做了分析,简要介绍了串行时钟芯片DS1302的功能及主要特点,并结合在温度测量记录仪表的应用实例,论述了DS1302的重要作用,详细给出了与单片机STC89C51接口的软硬件设计,通过软硬件实验与调试,总结了应用DS1302的技术难点与注意事项,证明了仪表实时时钟运行的准确性与可靠性。该设计硬件简单可靠,软件编程容易,可方便的移植到其它控制系统中。     

实时钟DS12887与DSP的接口设计

讨论了并行实时钟DS12887与DSP之间的接口。介绍了DSP通过时序模拟的方法实现对实时钟芯片DS12887的读写访问,并给出了它们的接口设计方法。该方法可广泛应用于其他单片机外围器件与DSP的接口设计。     

多媒体播放中的动态双门限自适应调整算法

针对无线网络存在的自相似特性会影响视频流的播放质量问题,提出了基于滑动窗口的接收端播放缓存调整算法,根据网络流量的变化,动态地调整双门限,并利用播放缓存的占用率来控制视频流的播放速度,平滑时延抖动.仿真实验证明,无论网络流量处于平稳状态还是处于突发状态,本文设计的算法都能够较好地保证视频流的连续播放,提高视频流的播放质量,为用户提供良好的视觉效果.     

基于时间戳的无线传感器网络节点时钟同步研究

研究了节点分布具有不连续性的无线传感器网络的时钟同步问题,分析提出了一种基于时间戳的时钟同步算法,对算法的实现及性能进行了实验验证和评估.实验结果表明基于时间戳的无线传感器网络时钟同步算法可以获得毫秒级的同步精度,可以满足无线传感器网络的大多数实际应用.     

高阶电荷泵锁相环环路滤波器的设计

考虑到电荷泵锁相环离散采样特性,本文提出了高阶电荷泵锁相环环路滤波器的模块化设计方法.它可以将电荷泵锁相环设计成任意要求的阶和型.这样的锁相环既能消除相位抖动,又能跟踪大的频率阶跃或斜升的输入信号.通过对所设计的电荷泵锁相环稳定性和特征分析,确定了环路参数的选择范围,得出n阶n型的锁相环均优于其他类型.对两种类型的电荷泵锁相环的仿真,结果表明了设计方法的有效性和分析方法的正确性.本文的设计方法为高阶电荷泵锁相环滤波器的设计提供了重要的参考和指导.