齿轮-前条传动横向型芯旋转脱螺纹注塑模

论述了齿轮-齿条传动横向型芯旋转脱螺纹注望模结构特点和工作原理。该模具一模两腔，潜伏式浇口。利用开模力，通过齿轮-齿条传动，使横向型芯旋转脱螺纹。齿条设置在注射机型板之外，因此齿条长度不受模具厚度的限制，简化了模具结构，减小了模具体积。模具结构紧凑，工作可靠，操作方便。生产效率高，生产的塑件精度高。     

河道穿堤涵闸闸门溃损抢险堵漏稳定性分析

河道堤防上的穿堤涵闸是重要水工建筑物之一,具有泄水排涝、引水灌溉、挡水防洪等功能。汛期涵闸溃损导致的洪水非预期外泄将带来灾难性后果,严重影响保护区人民生命财产安全。本研究以2020年7月淮河姜唐湖行洪区戴家湖涵闸溃损险情为例,回溯了涵闸闸门断裂溃损过程及险情处置方案。对抛投堵漏材料进行了水下力学分析,经测算堵漏效果不佳的原因为,堤内外水头差过大导致堵漏石笼所受的水流冲力过大,无法稳定。通过堵漏稳定条件分析,得出戴家湖涵闸抢险的抛投堵漏临界稳定流速为2.76 m/s,临界稳定水头差为3.01 m,矮粗型石笼具有更强的稳定性。本研究还对大型养水盆建造及涵闸闸门溃损抢险堵漏策略等进行了分析讨论。本文研究成果可为今后涵闸抢险方案的合理制定提供可借鉴的方法。     

YOLOv3-tiny的硬件加速设计及FPGA实现

YOLOv3-tiny具有优秀的目标检测能力,但模型所需的计算力依然较大,难以实现面向嵌入式领域的应用。提出一种YOLOv3-tiny的硬件加速方法,并在FPGA平台上实现。首先,针对网络定点化设计,以数据精度与资源消耗为设计指标,通过对模型中数据分布的统计以及数据类型的划分,提出了不同的定点化策略。其次,针对网络并行化设计,通过对卷积神经网络计算特性的分析,使用循环调整、循环分块、循环展开和数组分割等方法,设计了可扩展的常用硬件计算单元架构。然后,针对网络流水化设计,从层间与层内2个方面进行研究,以层间数据流方向和层内任务划分为基础,设计了一种灵活的流水化计算架构。最后,在XILINX XC7Z020CLG400-1平台上进行实验,结果表明,相较于667 MHz的单核ARM-A9处理器,加速比高达290.56。     

基于FPGA的Leighton-Micali签名方案密钥生成的高速可配置实现

由于量子计算机的飞速发展,现代密码学面临着巨大的挑战。为了实现抗量子计算机攻击的加密,人们提出了许多新的加密方案,并对后量子密码学(Post-Quantum Cryptography,PQC)开展了标准化进程。Leighton-Micali签名(Leighton-Micali signature,LMS)是一种基于哈希的后量子签名方案,其私钥和公钥尺寸都较小,且安全性已被充分研究。LMS被互联网工程小组(Internet Engineering Task Force,IETF)选为PQC签名协议的标准方案,同时被美国国家标准技术局(National Institute of Standardsand Technology,NIST)选为一种PQC过渡方案。然而,密钥生成过程中的效率低下,成为了LMS实际应用中的瓶颈。在本文中,我们首次对LMS进行基于FPGA的硬件实现与加速。首先,在不损失安全性的基础上,我们将LMS中的主要哈希函数由SHA2替换为SHA3函数。其次,我们设计了一个软硬件协同系统,将核心的哈希运算用硬件进行实现,该系统在消耗较少资源的前提下,可完成LMS协议的所有过程:密钥生成、签名与验证。该系统为物联网(Internet of things,IoT)场景下资源受限的LMS应用提供了参考。接着,我们提出了一个高速的密钥生成架构来加速LMS。该架构中具有可配置性,支持LMS的所有参数集,内部的哈希模块根据使用场景进行设计与部署,且并行度经过精心设计,以使得架构同时达到低延迟和高硬件利用率。此外,设计中的控制逻辑被设计为在适应不同参数集的情况下保持一定程度的恒定功率,以抵御功率分析攻击。该架构使用Verilog实现,并在Xilinx Zynq UltraScale+MPSoC ZCU104 FPGA平台上实验。实验结果表明,与在Intel (R) Core (TM) i7-6850K 3.60GHz CPU上启用多线程的目前较优软件实现相比,本文中的设计在不同参数配置下可实现55x~2091x的加速;与最新的各平台LMS工作相比,本文中设计可实现超过17x的加速;与相近方案的FPGA工作相比,本文中设计可实现约70x的加速。     

某水电站闸门振动响应检测及评价

利用标准振源对振动加速度信号在频域进行滤波并积分后求得振动位移的方法进行验证,确认了方法的可行性与可靠性。对某闸门进行了振动加速度、位移和动应力等振动响应测试,测试部位振动加速度均小于3 m/s 2,振动位移小于0.25 mm,动态应力小于153.2 MPa,闸门起升初始阶段振动位移最大值超过相关要求。结合加速度、位移和动应力给出闸门的振动评价。     

乌东德水电站水工闸门动力安全评价

乌东德水电站泄洪洞工作闸门为弧型闸门,具有孔口尺寸大、水头高、流速大、局部开启运行的特点,研究闸门在流激振动下的动力特性具有重要意义。运用数值模型和物理模型相结合的方法进行了仿真模拟和试验研究,综合评估了闸门的流激振动安全性。结果表明：两种模型得到的7阶以内闸门自振频率较为接近,且振型相同,相互验证了彼此的可靠性;物理模型试验应力结果与数值计算结果较为接近,闸门支臂和横梁等主要构件的动静叠加应力不超过157 MPa,闸门下支臂与支铰连接部位腹板处测点应力较大,但未超过局部承压容许应力值。     

低消耗免查找表CORDIC算法

为减少传统流水线型CORDIC(Coordinate Rotation Digital Computer)算法的硬件资源消耗和输出时延,在包含查找表的三阶段CORDIC算法实现基础上,提出一种免去查找表环节的CORDIC算法实现方法.提出的改进算法直接使用四次移位相加的迭代运算替换查找表结构从而显著降低寄存器消耗,同时通过合并迭代降低迭代次数进而有效减少最大输出时延,并综合运用角度二极化重编码(Binary To Bipolar Recoding,BBR)方法和角度区间折叠技术保证了输出精度.使用Verilog HDL语言在ISE14.2软件平台上对三种算法进行具体实现,利用XST工具对其进行综合,并通过MATLAB建模计算得到算法的正余弦值输出误差.仿真实验结果表明:在输出位宽均设置为16位的情况下,免查找表CORDIC算法能够有效地输出正余弦值;与传统流水线型算法相比,免查找表算法的寄存器资源消耗减少大约74.42%,计算所需的时钟周期降低68.75%,其输出精度也有明显改善;与三阶段算法相比,免查找表算法的寄存器消耗减少大约43.3%.本文提出的免查找表CORDIC算法具有实时性强、输出精度高、硬件资源消耗少等优势,更适用于高速实时的现代数字通信系统应用.     

Ultra-low latency and omit-iteration CORDIC algorithm

The pipeline structure Coordinate Rotation Digital Computer (CORDIC) algorithm improves its precision by increasing the stages of iterations, which leads to a large delay, excessive consumption of hardware and limits its applications.The omit-iteration CORDIC algorithm is proposed to solve this problem by using the methods of binary to bipolar recoding, folding angle domain, merging iteration and optimizing the lookup table. Simulation results show that this method needs only two clock cycles to get the output and also makes improvement on the hardware consumption and its precision, especially having privilege to the application on high speed and real-time occasions compared with other realization of the CORDIC algorithm.     

Optimization of Waste Gate Drive Circuit of Two-Stage Turbocharging System

A two stage turbocharging control system was proposed, in which the pressure regulator valve with a close-loop pressure adjusting function instead of a high speed on-off solenoid valve, is used as a driving mechanism of waste gate. A digital-analog (DA)conversion circuit based on pulse width modulation (PWM) generates one analog voltage signal required by the pressure regulating valve control. The principle of the DA conversion circuit was analyzed, meanwhile, the performance of the conversion circuit was improved by adopting a speed-up capacitor, which helps to increase the stability and responsiveness of the control voltage generated by the conversion circuit; the structure parameters of the circuit was optimized by simulation. After the optimization, the ripple wave of circuit output voltage was kept within 16.mV under the 12.bit conversion accuracy, the conversion time of the circuit could be reduced to 4.ms. The engine bench test show that the turbocharging boost pressure control system which adopted the circuit had a rather good stable control accuracy(the steady state within 0.8%) and dynamic response(the regulation time is less than 4.s).     

基于FPGA的瞬态响应测试仪的设计与实现

为提高瞬态响应测试仪的测量精度和响应速度,提出了一种基于现场可编程门阵列(FPGA)实现的设计方法.系统设计采用Xilinx公司生产的Xilinx Spartan 3E XC3S500E PQ208 FPGA作为控制核心,实现了对瞬态响应的峰值时间、超调量及调节时间的精确测量,并且能较准确地绘制二阶系统的瞬态响应曲线.系统显示模块采用VGA显示,既节约了IO口资源,又可以更加逼真地显示相应曲线.系统可通过模拟开关实现单脉冲信号的输出,并扩展了语音提示功能,使用更方便.实际测试表明,系统具有运行稳定、参数测量精度高、抗干扰强及响应速度快的优点.