基于FPGA的图像压缩与编码算法设计

高帧频相机需要较长时间记录目标状态的图像信息,由于记录介质的存储容量所限,需要对图像进行实时压缩、记录与传输。EZW和SPIHT两种编码方法速度慢,不易在FPGA上实现,且对缓存要求较高。根据小波变换后小波系数的冗余及分布特性,提出一种新的编码算法,通过直接对系数大小做比较,然后结合数值特性和分布特性对小波系统进行动态分组,用较少的存储空间记录图像系数信息。该算法适合在FPGA上实现,实验结果验证了方法的可行性。     

定模带斜推机构的手机下盖注射模设计

以手机下盖为研究对象,分析了该产品的工艺特点,提出了完善的注射模设计方案.针对制件内外形结构复杂,有侧孔的情况,采用一模一腔,双分型面、潜伏浇口进料的模具结构.该模具设计了一种斜推内侧抽芯机构,以替代弹簧内侧抽芯结构.解决了其寿命低、不稳定的问题,可为类似制品的模具设计提供参考.     

基于LabVIEW的柴油机燃烧分析系统

为了研究柴油机气缸内的工作过程,将现场可编程门阵列（FPGA）和可编程自动化控制器（PAC）技术运用到柴油机燃烧分析系统中,开发了一种基于嵌入式平台的柴油机燃烧分析系统。进行了总体方案的设计,阐述了系统的硬件设计和软件程序。该系统以LabVIEW作为开发语言,采用工业以太网组建采集网络,能够满足柴油机缸压信号采集及分析所需要的各项要求。该系统通过对采集得到的缸压信号进行上止点确定、数值均化、光顺等处理后得到了示功图,同时通过编程实现了两种示功图之间的转换。测试结果表明,该系统能够实时采集缸压信号并经计算处理得到示功图,也可以实现两种示功图之间的转化。测得示功图后,利用热力学的基本公式就可以求出工质的热力参数,从而可以为柴油机的故障诊断、性能优化等提供参考。     

Design of shared bus DSP board in vector network analyzer

Currently,the mainstream vector network analyzer employs embedded computer module with a digital intermediate frequency （IF） board to form a high performance windows platform.Under this structure,the vector network analyzer needs a powerful encoding system to arbitrate the bus acquirement,which is usually realized by field-programmable gate array （FPGA） chip.The paper explores the shared bus design method of the digital signal processing （DSP） board in network analyzer.Firsty,it puts an emphasis on the system structure,and then the shared bus communication method is described in detail; Finally,the advantages of the shared bus communication mechanism are summanzed.     

Study on GNSS satellite signal simulator

Satellite signal simulator for global navigation satellite system（GNSS） can evaluate the accuracy of capturing,tracing and positioning of GNSS receiver.It has significant use-value in the military and civil fields.The system adopts the overall design scheme of digital signal processor （DSP） and field-programmable gate array （FPGA）.It consists of four modules：industrial control computer simulation software,mid-frequency signal generator,digital-to-analog （D/A） module and radio frequency （RF） module.In this paper,we test the dynamic performance of simulator using the dynamic scenes testing method,and the signal generated by the designed simulator is primarily validated.     

金属栅/高k基FinFET研究进展

对比传统的平面型晶体管,总结了三维立体结构FinFET器件的结构特性。结合MOS器件栅介质材料研究进展,分别从纯硅基、多晶硅/高k基以及金属栅/高k基三个阶段综述了Fin-FET器件的发展历程,分析了各阶段FinFET器件的材料特性及其在等比缩小时所面临的关键问题,并着重从延迟时间、可靠性和功耗三方面分析了金属栅/高k基FinFET应用于22 nm器件的性能优势。基于短沟道效应以及界面态对器件性能的影响,探讨了FinFET器件尺寸等比缩小可能产生的负面效应及其解决办法。分析了FinFET器件下一步可能的发展方向,主要为高迁移率沟道材料、立体型栅结构以及基于新原理的电子器件。     

直接栅MOSFET静电场传感器温度漂移模型和模拟

推导出了直接栅MOSFET静电场传感器的温度漂移系数,并研究了温度漂移的主要原因。此研究工作对消除直接栅MOSFET静电场传感器的温度漂移有一定的帮助。首先,建立了直接栅MOSFET静电场传感器沟道中电荷随温度变化的模型。其次,根据直接栅MOSFET沟道载流子浓度和载流子迁移率都为温度的函数,将直接栅MOSFET静电场传感器的温度漂移定义为由沟道载流子迁移率随温度变化引起的温度漂移系数αμ和由沟道载流子浓度随温度变化引起的温度漂移系数αQ,并对它们与温度的关系作了推导和研究。最后,对沟道载流子迁移率随温度变化引起的温度漂移系数αμ和由沟道载流子浓度随温度变化引起的温度漂移系数αQ进行了模拟和比较。模拟结果表明,温度漂移系数αμ远小于温度漂移系数αQ。因此沟道载流子浓度随温度变化是直接栅MOSFET静电场传感器的温度漂移的主要原因。     

机载SAR半实物快速回波模拟设计及实现

合成孔径雷达(SAR)回波模拟计算量大、用时长,快速的实现SAR回波模拟非常有利于SAR系统的研制。设计了一种基于FPGA的通用雷达快速回波模拟半实物平台;同时为了快速实现SAR回波模拟,改进了基于等效散射体回波模拟算法;考虑到算法的并行运算,优化了可编程逻辑器件(FPGA)硬件实现流程,实现了点目标和自然场景的SAR回波快速模拟并提供高精度的回波数据。实际应用结果表明,设计的通用SAR回波模拟平台能够依据不同的SAR仿真需求快速地模拟回波信号,满足对SAR系统评估测试要求。     

Gate leakage current reduction in IP3 SRAM cells at 45 nm CMOS technology for multimedia applications

We have presented an analysis of the gate leakage current of the IP3 static random access memory (SRAM) cell structure when the cell is in idle mode (performs no data read/write operations) and active mode (performs data read/write operations), along with the requirements for the overall standby leakage power, active write and read powers. A comparison has been drawn with existing SRAM cell structures, the conventional 6T, PP, P4 and P3 cells. At the supply voltage, V_DD = 0.8 V, a reduction of 98%, 99%, 92% and 94% is observed in the gate leakage current in comparison with the 6T, PP, P4 and P3 SRAM cells, respectively, while at V_DD = 0.7 V, it is 97%, 98%, 87% and 84%. A significant reduction is also observed in the overall standby leakage power by 56%, the active write power by 44% and the active read power by 99%, compared with the conventional 6T SRAM cell at V_DD = 0.8 V, with no loss in cell stability and performance with a small area penalty. The simulation environment used for this work is 45 nm deep sub-micron complementary metal oxide semiconductor (CMOS) technology, t_ox = 2.4 nm, V_thn = 0.22 V, V_thp = 0.224 V, V_DD = 0.7 V and 0.8 V, at T = 300 K.     

CORDIC算法的FPGA与DSP实现的优劣分析

介绍了坐标旋转数字计算机（CORDIC）的算法原理,分析了算法中旋转迭代次数、操作数位宽与精度的关系,在现场可编程门阵列（FPGA）芯片和数字信号处理器（DSP）芯片上用全流水、高并行结构分别实现了旋转模式下的CORDIC算法,并将两者的精度、时间效率、空间效率的优劣进行比较。结果表明,DSP数值精度比FPGA高且设计更灵活,可移植性更强;而FPGA速度远远快于DSP,消耗硬件资源更少。