用于液体违禁品检测的电容传感器设计

提出了利用液体介电常数的电子测量,实现一种快速、无辐射、非接触、低成本的液体违禁品探测的新方法。在研究了液体介电常数测量的理论,并结合具体应用场合的基础上,提出了基于平面板电容器原理的平面板电容传感器和改进型的梳妆电容传感器电极,从理论的角度上对电极的参数进行了探讨。通过实验证明了改进型的梳状电极能够在不开瓶取样的情况下,有效鉴别出在厚度为4mm以下的非金属容器中浓度50%以上的酒精和水,可以用于非接触式液体违禁品快速检测。     

一种恒流源驱动的高精度温度测量系统设计

为提高温度测量精度,利用REF200提供的0.4mA恒定电流驱动串联的四线制温度传感器PT1000和精密电阻,在传感器和精密电阻两端分别提取电压信号并对其进行调理,通过高精度AD7712对所得到的电压信号进行放大和A/D转换,设计了一种高精度温度测量系统。为了减小高精度温度测量中铂电阻非线性所引起的误差,在上位机中对数字信号进行了最小二乘法算法处理。测试结果表明,该系统稳定可靠,其随机误差和系统误差均小于0.1℃,实现了高精度温度测量。     

Ku波段小型化功率介质振荡器的研制

针对小型化条件下,影响介质振荡器输出功率、相位噪声等主要技术指标的因素进行了分析,提出了提高小型化微波功率介质振荡器的输出功率、降低相位噪声和改善器件散热的方法。通过优化电路结构和CAD仿真技术,解决了功率耗散大与盒体模块小、相位噪声要求高和腔体尺寸小这两个主要矛盾,研制出的DRO输出频率为Ku波段点频,输出功率达到了0.5W,工作效率为20%,相位噪声优于-80dBc/Hz@10kHz,体积为34mm×27mm×9mm。研制结果表明,该介质振荡器具有体积小、输出功率高、相位噪声较高等优点,性能可靠,满足系统小型化使用要求。     

高k电介质及其设备

"2007年11月,英特尔量产高k电介质45nm微处理器"。它表明高k电介质/金属栅极技术已商业化。它可确保摩尔定律至少再延续10年。但是,ITRS2006修正版指出,高k电介质/金属栅极在低静态功耗(LSTP)逻辑IC的预期应用时间是2008年,高k电介质/金属栅极在高性能和低功耗(LOP)IC的预期应用时间是2010年。制造高k电介质的设备是化学气相沉积(CVD)或原子层沉积(ALD)设备。制造金属栅极的设备是物理气相沉积(PVD)和ALD设备。     

二元等距码的Q-变换分布及其应用

研究了二元等距码、等重等距码及其距离分布的Q-变换。通过使用Q-变换分布的性质,研究了二元等距码和等重等距码的最大码字数并得到2个新的上界,这些上界在某些情况下优于已知的结果。     

集总参数微波多工器的设计

介绍了集总参数LC微波多工器的设计原理和MicrowaveOffice在微波多工器设计中的应用。从工程实践的角度提供了一种易调试、低成本LC微波多工器的设计模型,该模型主要采用高通滤波器和低通滤波器相互组合来实现有用信号的合并与分离,使设计简单易调,适合于批量生产。给出了集总参数微波多工器软件设计的仿真效果和设计模块的测试结果。从测试结果可以看出,主要通道的相对群时延特性和回波损耗特性与仿真结果符合较好。     

PNW对PMS-PZT压电陶瓷结构和性能的影响

采用传统陶瓷工艺制备了PNW-PMS-PZT四元系压电陶瓷,分析了陶瓷样品的相结构组成,结果表明所有陶瓷样品的相结构为纯钙钛矿相结构;随着PNW含量的增加,陶瓷晶粒逐渐长大;研究了室温下PNW含量对介电性能和压电性能的影响,实验表明,随着PNW含量的增加,介电常数rε、机电耦合系数kp和压电常数d33先增加,PNW含量为0.02 mol时分别达到最大值,然后降低;随着PNW含量的增加,介电损耗tanδ一直增加,机械品质因数Qm和居里温度TC始终降低。PNW含量为0.02 mol的压电陶瓷适合制作大功率压电陶瓷变压器。其性能为:rε=2 138,tanδ=0.005 8,kp=0.61,Qm=1 275,d33=380 pC/N和TC=205℃。     

ZST微波陶瓷在介质振荡器上的应用研究

用传统固相法制备ZST(氧化锆-氧化锡-氧化钛)系微波陶瓷,研究了ZST系微波陶瓷的组成对介电性能的影响。通过X-射线衍射(XRD)和HP8714ET网络分析仪对其晶体结构和微波介电性能进行研究,实验结果表明:少量掺Bi2O3的ZST系陶瓷材料可把烧结温度降低至1 260℃,微波介电性能较好;掺入量大于2%(质量分数)时,ZST系微波陶瓷在晶界偏析形成了Bi2Ti2O7新相,微波性能下降。用微波介电性能较好的ZST系陶瓷制成的介质振荡器进行测试,其电性能满足设计要求。     

不同氧化退火工艺下SiO2/SiC界面特性研究

The effect of the different re-oxidation annealing （ROA） processes on the SiO2/SiC interface charac- teristics has been investigated. With different annealing processes, the flat band voltage, effective dielectric charge density and interface trap density are obtained from the capacitance-voltage curves. It is found that the lowest interface trap density is obtained by the wet-oxidation annealing process at 1050 ℃ for 30 min, while a large num- ber of effective dielectric charges are generated. The components at the SiO2/SiC interface are analyzed by X-ray photoelectron spectroscopy （XPS） testing. It is found that the effective dielectric charges are generated due to the existence of the C and H atoms in the wet-oxidation annealing process.