全文获取类型
收费全文 | 33115篇 |
免费 | 4109篇 |
国内免费 | 2398篇 |
专业分类
电工技术 | 8849篇 |
综合类 | 3462篇 |
化学工业 | 1459篇 |
金属工艺 | 1250篇 |
机械仪表 | 2243篇 |
建筑科学 | 1962篇 |
矿业工程 | 850篇 |
能源动力 | 818篇 |
轻工业 | 926篇 |
水利工程 | 703篇 |
石油天然气 | 722篇 |
武器工业 | 411篇 |
无线电 | 4977篇 |
一般工业技术 | 2286篇 |
冶金工业 | 1178篇 |
原子能技术 | 297篇 |
自动化技术 | 7229篇 |
出版年
2024年 | 129篇 |
2023年 | 369篇 |
2022年 | 691篇 |
2021年 | 832篇 |
2020年 | 1032篇 |
2019年 | 827篇 |
2018年 | 823篇 |
2017年 | 1027篇 |
2016年 | 1118篇 |
2015年 | 1349篇 |
2014年 | 2281篇 |
2013年 | 2188篇 |
2012年 | 2628篇 |
2011年 | 2742篇 |
2010年 | 2152篇 |
2009年 | 2257篇 |
2008年 | 2157篇 |
2007年 | 2358篇 |
2006年 | 2049篇 |
2005年 | 1799篇 |
2004年 | 1458篇 |
2003年 | 1309篇 |
2002年 | 1075篇 |
2001年 | 1042篇 |
2000年 | 783篇 |
1999年 | 709篇 |
1998年 | 516篇 |
1997年 | 422篇 |
1996年 | 349篇 |
1995年 | 264篇 |
1994年 | 184篇 |
1993年 | 152篇 |
1992年 | 134篇 |
1991年 | 91篇 |
1990年 | 69篇 |
1989年 | 75篇 |
1988年 | 45篇 |
1987年 | 22篇 |
1986年 | 22篇 |
1985年 | 24篇 |
1984年 | 18篇 |
1983年 | 14篇 |
1982年 | 5篇 |
1981年 | 9篇 |
1979年 | 3篇 |
1975年 | 2篇 |
1964年 | 2篇 |
1963年 | 2篇 |
1961年 | 2篇 |
1959年 | 2篇 |
排序方式: 共有10000条查询结果,搜索用时 15 毫秒
91.
文中介绍在周期建筑,电力、电信等设计密集的环境中,爆破一座结构坚固的大型钢筋混凝土桥梁和桥台浆砌块石的爆破参数设计,局部部位技术处理措施以及孔内孔外延时相结合的非电起爆网路。 相似文献
92.
In an assembly line of a just-in-time (JIT) production system, workers have the power and the responsibility to stop the line when they fail to complete their operations within their work zones. This paper deals with a sequencing problem for the mixed-model assembly conveyor line in the JIT production system. In some environment, the most important criterion is the line stoppage rather than the variation of production rates. The problem is to find an optimal sequence of units that minimizes the total line stoppage time. Lower and upper bounds of the total line stoppage time are derived and the branch-and-bound method is applied to the problem. A numerical example is given. 相似文献
93.
本文介绍了一个可对含连接线的电路进行瞬态分析的电路模拟器,该模拟器是在SPICE基础上经修改扩充而成的,连接线的处理采用了文献[1]的方法.文中介绍了方法的基本原理,讨论了数值Laplace反变换时参数的选择与误差的控制.实际VHSIC电路的试算结果表明,该模拟器是相当有效的. 相似文献
94.
System identification uses system inputs and outputs to raise mathematical models.Various techniques of system identification exist that offer a nominal model and an uncertainty bound.Many practical systems such as thermal processes & chemical processes have inbuilt time delay.If the time delay used in the system model for controller design does not concur with the actual process time delay,a closed-loop system may be unstable or demonstrate unacceptable transient response characteristics so here the time delay is assumed to be time-invariant. This paper proposes on-line identification of delayed complex/uncertain systems using instrumental variable(Ⅳ) method.Parametric uncertainty has been considered which may be represented by variations of certain system parameters over some possible range.This method allows consistent estimation when the system parameters are associated with the noise terms,as the IV methods(IVM’s)usually make no assumption on the noise correlation configuration.The faster convergence of the parameters including noise terms has been proved in this paper.Iterative prefiltering(IP)method has also been used for the identification of the delayed uncertain system and the graphical results given in this paper demonstrate that the convergence results are inferior to the instrumental variable method. 相似文献
95.
提出了一种基于最佳相位设计的语音合成技术,能够有效降低MBE声码器合成语音信号由于波形失衡而导致的饱和失真的概率.此外,为了保证合成滤波器的稳定性,对线谱频率(LSF)系数提取进行了优化.实验结果显示,合成语音信号波形近似平衡地分布在零幅度值的上下,语音听起来没有不舒服的感觉.实验结果表明,基于最佳相位设计的语音合成技术能够有效改善合成语音质量. 相似文献
96.
97.
98.
针对孟加拉Hathazari 100MW重油发电机组EPC工程132kV电缆现场实际设计、采购和敷设情况,通过理论计算探讨回流线取舍问题。 相似文献
99.
A 133-500 MHz,5.2 mW @500 MHz,0.021 mm2 all digital delay-locked loop(ADDLL)is presented.The power and area reduction of the proposed ADDLL are achieved by implementing a high frequency ring oscillator(ROSC)to count the reference clocks such that the one-clock cycle delay chain and the phase detector in a conventional Master block are no longer needed.The proposed ADDLL has better immunity to PVT(process,voltage,and temperature)than most conventional DLLs,which do not update the control word signals after the locking process,since the control signals for slave delay line are updated in every 256 reference cycles.Fabricated in 0.13 um CMOS process,the measured RMS jitter is 10.83 ps at 500 MHz while the RMS jitter of the input signal is 9.97 ps. 相似文献
100.