530～650MHz 20W CW Si-VDMOS场效应晶体管

报道了530~650MHz 20W连续波Si-VDMOS场效应晶体管的研制结果。该器件采用polySi/WN/Au的多层复合栅技术降低栅串联电阻,采用栅下场氧化垫高技术降低反馈电容,采用穿通型硅外延材料优化导通电阻提高器件工作效率,全离子注入自对准工艺等技术,在上述频带内,连续波,28V工作电压下,静态电流50mA,该器件输出功率达20W,效率达49%,增益大于7.5dB。     

FPGA准实时寿命损耗评价系统的验证试验设计

为验证已建立的现场可编程门阵列(FPGA)器件准实时寿命评价系统的工程合理性,进行了加速寿命试验的设计.验证试验的设计,考虑不同型号之间的可靠性差异,针对特定型号的Xilinx XCV600 FPGA样本,能够定位样本内部具体失效部位.针对FPGA高可靠性的特点,施加温度、电压和频率3种加速应力;针对FPGA使用环境多变的特点,构建了整套载荷数据跟踪与处理流程.试验方案通过硬件和软件系统实现,硬件系统进行FPGA工作环境的加载及准实时工作情况数据的采集,软件系统基于电迁移失效机理对采集到的数据进行处理得到寿命信息,将试验与预测结果进行比对完成验证.实践表明了该试验设计的可实施性,确认了部分系统预测结果的准确性.     

亚0.1μm高K栅介质MOSFETs的特性

用二维模拟软件 ISE研究了典型的 70 nm高 K介质 MOSFETs的短沟性能 .结果表明 ,由于 FIBL 效应 ,随着栅介质介电常数的增大 ,阈值电区减小 ,而漏电流和亚阈值摆幅增大 ,导致器件短沟性能退化 .这种退化可以通过改变侧墙材料来抑制     

驱动复杂RLC互连树的逻辑门延时

提出了一个用于估计RL C互连树驱动点导纳的闭端等效π模型,并将其用于驱动复杂RL C互连树的逻辑门延时的估计中.与其他方法相比,它具有结构简单、精度较高的特点     

Load-pull measurement analysis of AlGaN/GaN HEMT taking into account number of gate fingers

This paper investigates load-pull measurement of AlGaN/GaN high electron mobility transistors (HEMTs) at different numbers of gate fingers. Scalable small-signal models are extracted to analyze the relationship between each model''s parameters and the number of device''s gate fingers. The simulated S-parameters from the small-signal models are compared with the reflection coefficients measured from the load-pull measurement system at X-band frequencies of 8.8 and 10.4 GHz. The dependency between the number of device''s gate fingers and load-pull characterization is presented.     

8万门母片系列电路测试软件开发及COMPASS门阵列库单元测试验证技术

JSC710XX是我国第一块利用COMPASS8万门门阵母片正向设计的超大规模集成电路，我们在DIC8032测试系统上开发出测试软件，对该电路的功能和参数进行了较完整的测试，也验证了COMPASS门阵列库单元。     

基于NIOSⅡ的多串口数据通信的实现

串口传输常用于基于FPGA和DSP结构的信号处理板和外部设备之间的数据交换。以GPS RTK定位应用为基础,针对单个串口全双工传输不足以应对多种数据类型同时输入输出的情形,设计并实现了一种面向多串口不同类型数据的传输方案。该方案通过增加串口控制寄存器实现单个中断信号即可控制所有串口,采用乒乓交替读写实现数据持续高速输入。测试表明该方案可独立对各串口进行配置,可同时实现GPS定位结果、差分GPS修正数据与外界的交换以及用户控制命令的输入,并且可减少硬件调试时间,节约硬件资源。     

Two-dimensional threshold voltage analytical modes of DMG strained-silicon-on-insulator MOSFETs

For the first time, a simple and accurate two-dimensional analytical model for the surface potential variation along the channel in fully depleted dual-material gate strained-Si-on-insulator (DMG SSOI) MOSFETs is developed. We investigate the improved short channel effect (SCE), hot carrier effect (HCE), drain-induced barrier-lowering (DIBL) and carrier transport efficiency for the novel structure MOSFET. The analytical model takes into account the effects of different metal gate lengths, work functions, the drain bias and Ge mole fraction in the relaxed SiGe buffer. The surface potential in the channel region exhibits a step potential, which can suppress SCE, HCE and DIBL. Also, strained-Si and SOI structure can improve the carrier transport efficiency, with strained-Si being particularly effective. Further,the threshold voltage model correctly predicts a "rollup" in threshold voltage with decreasing channel length ratios or Ge mole fraction in the relaxed SiGe buffer. The validity of the two-dimensional analytical model is verified using numerical simulations.     

IEGT中压变频器在大功率同步电机变频调速中的应用

经过近40年的发展,现在高性能可调速传动已基本实现DC传动向AC传动的转变．本文介绍IEGT大功率变频调速装置在韶钢热轧宽板厂8000kW轧机主电机的应用．     

注塑产品局部结构尺寸和浇口位置对成型质量的影响

提出一种运用AetiveX编程技术来分析注塑产品的局部结构尺寸和浇口位置对注塑成型质量影响的方法。通过ActiveX编写程序,调用CAD系统改变注塑产品的局部结构尺寸,自动设置浇口的位置,再调用MPI软件进行注塑模拟分析,提取分析结果并进行成型质量的计算。这一过程经过多次循环,即可获得各种情况下的注塑成型质量,从而为设计人员调整产品局部结构尺寸和浇口位置、获得最佳成型质量提供了极有价值的决策依据。