基于比较器的四值电流型CMOS加减电路设计

该文通过对电流型CMOS电路的阈值控制引入了多值电流型比较器。与2值逻辑电路相比,多值逻辑电路的单条导线允许更多的信息传输。相较于电压信号,电流信号易实现加、减等算术运算,在多值逻辑的设计上更加方便。同时提出了基于比较器的4值基本单元设计方法,实现了4值取大、取小以及反向器的设计,在此基础上设计实现了加法器和减法器。该设计方法在2值、3值以及n值逻辑上同样适用。实验结果表明所设计的电路具有正确的逻辑功能,较之相关文献电流型CMOS全加器有更低的功耗和更少的晶体管数。     

一种GHz高频应用的低失调高速CMOS动态比较器

提出了一种由改进的前置差分运算放大器和差分式锁存器构成的高频、高速、低失调电压的动态比较器。前置预差分放大器采用PMOS交叉互连的负载结构,提升差模增益,进而减小输入失调。后置输出级锁存器采用差分双尾电流源抑制共模噪声,改善输出级失调,并加速比较过程。采用一个时钟控制的开关晶体管替代传统复位模块,优化版图面积,在锁存器中构建正反馈回路,加速了比较信号的复位和输出建立过程。采用65 nm/1.2 V标准CMOS工艺完成电路设计,结合Cadence Spectre工艺角和蒙特卡洛仿真分析对该动态比较器的延时、失调电压和功耗特性进行评估。结果表明,在1.2 V电源电压和1 GHz采样时钟控制下,平均功耗为117.1 μW;最差SS工艺角对应的最大输出延迟仅为153.4 ps;1 000次蒙特卡罗仿真求得的平均失调电压低至1.53 mV。与其他比较器相比,该动态比较器的电压失调和高速延时等参数有明显优势。     

基于分段电容阵列的改进型逐次逼近型ADC

为缩短高速模数转换器(ADC)中高位(MSB)电容建立时间以及减小功耗,提出了一种基于分段式电容阵列的改进型逐次逼近型(SAR)ADC结构,通过翻转小电容阵列代替翻转大电容阵列以产生高位数字码,并利用180 nm CMOS工艺实现和验证了此ADC结构。该结构一方面可以缩短产生高位数码字过程中的转换时间,提高量化速度;另一方面其可以延长大电容的稳定时间,减小参考电压的负载。通过缩小比较器输入对管的面积以减小寄生电容带来的误差,提升高位数字码的准确度。同时,利用一次性校准技术减小比较器的失配电压。最终,采用180 nm CMOS工艺实现该10 bit SAR ADC,以验证该改进型结构。结果表明,在1.8 V电源电压、780μW功耗、有电路噪声和电容失配情况下,该改进型SAR ADC得到了58.0 dB的信噪失真比(SNDR)。     

利用单片机自身资源实现低成本A/D转换

介绍一种基于 AT89C1 0 51 /2 0 51的低成本 A/D转换方法。采用通用廉价的器件 ,利用线性锯齿波和单片机内部的定时器来获得 A/D转换的结果 ,与单片机接口简单 ,除了能获得较快的转换速度以外 ,转换的分辨率也可灵活设置 ,具有一定的使用价值。     

模拟比较器的应用（四）

介绍模拟比较器在超限监测,直流信号的A/D转换、交流信号的A/D转换和传感器参量信号的A/D转换中的使用方法,并结合内含模拟比较器的P87LPC76X系列单片机,介绍相应的硬件电路设计方法和软件设计思路。     

梅特勒-托利多 提供计划到安装全套解决方案

通俗地说，比较器就是具有更大称量范围和更高分辨能力的电子天平。     

基于CAM的雷达信号实时预分选硬件实现

CAM(内容可寻址存储器)是一种快速匹配存储器件,在通信、雷达等许多领域有着广泛的应用。在介绍CAM基本原理的基础上,例举了一种基于CAM实现关联比较器的设计方法,通过仿真验证了设计的正确性,基本上实现了雷达信号的纯硬件快速预分选,达到了实时性和可靠性要求。     

瞬发γ射线中子活化分析的现状与发展

概述了瞬发γ射线中子活化分析(PGNAA)的现状与发展，重点介绍了PGNAA的基本原理，国际上已建的PGNAA装置概况、PGNAA方法学中的单比较器k0法和高能γ射线的效率刻度技术，以及PGNAA在新材料、环境样品、生物和药物以及矿物中H、B、N、Cl等轻元素分析测定方面的日益发展的应用状况。此外，还介绍了在中国原子能科学研究院重水研究堆上建立的热中子束PGNAA实验装置。     

基于单片机的实用测温方法的实现

提出了一种基于单片机的利用模拟比较器实现的温度测量方法，详细介绍了这种方法的测温原理、过程，并通过实例证明了这种方法的经济、实用性。     

功率集成电路中过热保护电路的设计

过热保护电路对于功率集成电路而言无疑是十分重要的。在集成电路中的过热保护电路一般利用二极管、三极管的温度特性来做传感器。阐明这种电路的优缺点、工作原理,并对其进行分析。该保护电路主要应用于功率集成电路中,也可以应用于一般的数字或模拟芯片中。