底部填充工艺的瞬时温度环境管理

微电子组装的大部份工艺开发都要求将元件做到更小,以便在尺寸日益缩小的便携式设备上实现更多功能。阐述了大元件的底部填充,即一侧的尺寸超过15mm,底部填充的胶量介于30～50mg。大尺寸晶元的制造工艺要求比现有生产线更大的产能,这就给底部填充点胶带来更大的挑战。大元件的产能超过3000个/h时,需要点胶机点出非常多的胶水。如此多的胶水在出胶前通过点胶阀,这将会带来加热的问题-某些工艺要求出胶前胶水必须要加热。这会对胶点尺寸有影响,因为随着温度的变化,底部填充的胶水黏度也会随之变化,从而轻微影响点出的胶量。从而将影响晶元相邻的“非沾染区”。稳定的温度是点胶稳定性的保证,并且能帮助胶水流进晶元下方同时也有助胶水分离从而更容易喷射出来。从研究中可以观察到：系统温度环境（点胶机内部）对点胶的胶水质量有影响。     

CMOS闩锁效应模型分析及计算机模拟

本文采用较全面的包括四个寄生双极晶体管和MOS管的闩锁模型,详细分析了瞬态辐照下CMOS反相器的闩锁效应。通过模型分析探讨,得出了电路发生闩锁的内在条件,并和惯用的简化模型发生闩锁的内在条件进行了对比讨论。利用LSTRAC-2电路分析程序对本模型和惯用简化模型进行了模拟,就模拟结果和理论分析结果进行了分析比较。     

Efficient dye regeneration in solid-state dye-sensitized solar cells fabricated with melt processed hole conductors

A new method for melting hole transporting materials (HTM) into mesoporous TiO₂ electrodes to obtain solid-state dye-sensitized solar cells (DSSC) is reported. Internal coverage is determined from the efficiency of hole conductor oxidation by photo-oxidized dyes (dye regeneration), measured using transient absorption spectroscopy. High efficiency regeneration indicates complete coverage of the electrode internal surface. A high work function hole conductor (>5.2 eV) was found to give shorter regeneration lifetimes (<1 μs) and better regeneration efficiencies (>90%) than expected. Cell photocurrents were low, but improved after iodine vapor doping of the hole conductor. Counter intuitively, doping also reduced the recombination rate constant 7-fold. A solid state solar cell with power conversion efficiency of 0.075% at 1 sun is reported.     

采用增强型AB跟随器的快速响应LDO

设计了一种采用增强型AB跟随器作为缓冲器的快速响应LDO.利用跟随器的动态电流提高能力,显著地改善了误差放大器对功率MOS管寄生大电容的驱动;同时,由负反馈引起的阻抗降低效应将功率管的寄生电容极点推到了更高的频率,提高了环路的相位裕度.采用TSMC0.35-μm CMOS工艺进行仿真,当负载电流在0.1μs内从1 mA跳变到50 mA以及从50 mA跳变到1 mA时,相对于同等条件下的源跟随器LDO,输出峰值分别减少4 mV和46 mV,且稳定时间只需要0.2 μs和0.5 μs.     

An accurate model for dynamic crosstalk analysis of CMOS gate driven on-chip interconnects using FDTD method

An accurate and time efficient model of CMOS gate driven coupled-multiple interconnects is presented in this paper for crosstalk induced propagation delay and peak voltage measurements. The proposed model is developed using the finite difference time domain (FDTD) technique for coupled RLC interconnects, whereas the alpha power law model is used to represent the transistors in a CMOS driver. As verified by the HSPICE simulation results, the transient response of the proposed model demonstrates high accuracy. Over the random number of test cases, crosstalk induced peak voltage and propagation delay show average errors of 1.1% and 4.3%, respectively, with respect to HSPICE results.     

深亚微米集成电路的快速时域仿真技术

随着深亚微米集成电路技术的发展，集成电路的规模越来越大，工作频率越来越高，并正朝着系统集成的方向发展，因而在模拟速度，模拟精度和可模拟的电路规模等各个方面对电路仿真技术提出了新的要求。近年来，各种新的电路仿真方法和仿真系统用相继脱颖百出，并将取代那些传统的，已经无法适应深亚微米技术发展的电路仿真器。     

InP中皮秒快速现象

利用测量瞬态反射谱的方法，探索了掺硫、铁、锌以及非掺杂的ＩｎＰ中载流子寿命，观察到非掺杂ＩｎＰ中载流子寿命最长约６０ｐｓ，掺锌ＩｎＰ中载流子寿命３８ｐｓ居中，掺硫和掺铁的寿命最短约１ｐｓ掺硫、铁和锌的ＩｎＰ中载流子寿命下降，是由于掺杂引入了复合中心，这一结果已被喇曼光谱所证实。     

利用子波变换检测瞬时信号

本文提出一种基于子波变换的检测瞬时信号的方法。推导出一种适合于检测瞬时信号的子波基函数，并将其应用于检测波形和到达时间未知的瞬时信号，利用子波的伸缩和时移特性，通过对信号做多尺度的子波变换，可以在低信噪比下很好地检测到信号，本文还推导了相应的检测统计量及其统计分布特性，理论分析和计算机模拟结果表明，本方法是有效的，是提高检测性能的一种新途径。     

脉冲MOS结构少子产生寿命的统一表征

本文提出了一种采用脉冲ＭＯＳ结构测量少子产生寿命的统一表征谱方法，此方法基于任何一种收敛弛豫过程均可以转换成一种衰减的指数函数的思想，应用关以样原理获得脉冲ＭＯＳ结构瞬态电容差值谱，从谱图中我们可以直接得到关于少子产生寿命信息。本文综合了众多脉冲ＭＯＳ结构测量少子产生寿命的物理模型，分析了不同模型之间的精细差别。     

电力系统暂态识别与人工智能技术

本文介绍了电力系统暂态研究的近期进展,包括人工智能技术的应用以及新开发撕于暂态的继电保护技术。其中重点介绍了电力系统暂态研究成果和基于人工的暂态识别技术。当前的常规技术是电力系统中的电磁暂态看作是干扰噪声而将其滤掉;而基于人工智能的暂态识别与其相反,它对由故障拉生的高频暂态分量进行在线检测,进而应用人工智能技术识别这一暂态的源头和性质。